TheVerilog®HardwareDescriptionLanguage(VerilogHDL)becameanIEEEstandardin1995asIEEEStd1364-1995.Itwasdesignedtobesimple,intuitive,andeffectiveatmultiplelevelsofabstractioninastandardtextualformatforavarietyofdesigntools,includingverificationsimulation,timinganalysis,testanalysis,andsynthesis.ItisbecauseoftheserichfeaturesthatVeriloghasbeenacceptedtobethelanguageofchoicebyanoverwhelmingnumberofICdesigners.
2023/8/13 9:42:53
4.29MB
1
采用quarterii，VerilogHDL语言，DE2-70开发板做VGA部分实验的时候会有用
2023/8/12 15:48:39
13.65MB
1
VerilogHDL是一种硬件描述语言（HDL:HardwareDescriptionLanguage），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
2023/8/6 1:10:48
1.22MB
1
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。
本代码均在Quartus9上验证过，能够正确运行和仿真。
本代码均在Quartus9上验证过，能够正确运行和仿真。
2023/8/1 0:33:50
7.25MB
1
SHA-256的一种verilogHDL实现，包括testbench，quartusII可综合。
SHA是一种数据加密算法，该算法经过加密专家多年来的发展和改进已日益完善，现在已成为公认的最安全的散列算法之一，并被广泛使用。
该算法的思想是接收一段明文，然后以一种不可逆的方式将它转换成一段（通常更小）密文，也可以简单的理解为取一串输入码（称为预映射或信息），并把它们转化为长度较短、位数固定的输出序列即散列值（也称为信息摘要或信息认证代码）的过程。
SHA是一种数据加密算法，该算法经过加密专家多年来的发展和改进已日益完善，现在已成为公认的最安全的散列算法之一，并被广泛使用。
该算法的思想是接收一段明文，然后以一种不可逆的方式将它转换成一段（通常更小）密文，也可以简单的理解为取一串输入码（称为预映射或信息），并把它们转化为长度较短、位数固定的输出序列即散列值（也称为信息摘要或信息认证代码）的过程。
2023/7/21 14:46:12
5KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB