实验内容1、使用VerilogHDL设计一个VGA显示控制器，在VGA显示器（VGA：分辨率：640x480@60Hz）上显示RGB八色彩条。
2、VGA显示器（分辨率自定）上显示杭电logo+学号姓名，居中。

VerilogGoldenReferenceGuide.pdf(270.43KB)VerilogGolden中文版.pdf(511.67KB)VerilogHDL代码描述对状态机综合的研究.doc(74.5KB)Veriloghdl教程135个经典设计实例(王金明）.rar(191.15KB)VerilogHDL数字设计与综合.pdf(1.06MB)Verilog电梯控制器设计.doc(106KB)VerilogHDL硬件描述语言（averilogHDLprimer译本）（美）J.Bhasher著徐振林等译.zip(4.55MB)Verilog非阻塞赋值的仿真综合问题.doc(132KB)Verilog脉冲发生器程序.doc(22KB)VerilogHDL综合实用教程.pdf(2.62MB)VerilogHDL的基础知识.pdf(316.61KB)Verilog的键盘源码keypad—有去抖功能.doc(28.5KB)verilog的阻塞和非阻塞赋值.doc(80KB)Verilog交通灯控制器程序.doc(23KB)Verilog黄金参考指南.pdf(511.67KB)Verilog例子代码.zip(8.49KB)Verilog设计代码.zip(367.71KB)Verilog数字系统设计示例.rar(41.25KB)Verilog语言练习与讲解(中文).pdf(432.87KB)Verilog语言练习与讲解(中文补充).pdf(114.08KB)东南大学Verilog讲义.zip(581.83KB)关于verilog综合小结.doc(27KB)华为：VerilogHDL入门教程.pdf(280.97KB)卡内基梅陇大学verilog课程讲义.pdf(294.37KB)可综合的Verilog语法（剑桥大学，影印）.pdf(412.39KB)清华微电子所verilog课件.rar(110.82KB)王金明：《VerilogHDL程序设计教程》及相关源码.rar(10.52MB)硬件描述语言Verilog（第四版）.pdf(5.45MB)浙大VerilogHDL.zip(7.35MB)

在使用fpga设计sdram控制器时，可以通过官方的sdram仿真模型对verilogHDL设计的sdram控制器进行仿真，仿真可以得到相应的输出信息，比如初始化进度。
本资源为镁光官方的仿真模型，需要修改.vh文件为.h，然后在sdr文件中也把.vh修改成.h，最后在新的.h文件中加入你的sdram的型号，比如`definesg6a`defineden128Mb`definex16将sdr文件添加到仿真模型，下面是仿真的初始化部分的运行结果。
#Note:CycloneIVEPLLlockedtoincomingclock#Time:60.0nsInstance:top_tb.top.PLL.altpll_component.cycloneiii_pll.pll3#top_tb.sdr:attime200465.0nsAREF:AutoRefresh#top_tb.sdr:attime200565.0nsAREF:AutoRefresh#top_tb.sdr:attime200665.0nsLMR:LoadModeRegister#top_tb.sdr:CASLatency=2#top_tb.sdr:BurstLength=8#top_tb.sdr:BurstType=Sequential#top_tb.sdr:WriteBurstMode=ProgrammedBurstLength

EDA技术实用教程-verilogHDL第五版潘松PPT教程，共14章节，可以作为入门书籍使用，欢迎下载。

SDRAM的IP核VerilogHDL源代码，绝对可用

为了实现井下与地上数据实时、准确的传输，提出了一种基于1553B总线的数据传输设计方案，并完成相应设计，同时完成地上数据的调制方案设计。
该电路接口板的硬件部分使用FPGA芯片完成，采用VerilogHDL语言进行编程，可以完成数据的传输。
数据调制同样也是采用VerilogHDL语言进行编程，并完成仿真测试。

轻松成为设计高手-VerilogHDL实用精解的代码

现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计的难度较大。

完整齐全目录1、绪论 12、VERILOGHDL的基础知识2.1VERILOGHDL概述 22.1.1VERILOGHDL的发展历史 22.1.2VERILOGHDL的主要功能 23、多功能数字钟的设计 83.1设计任务 83.2多功能数字钟功能概述 103.3多功能数字钟系统框图 103.4详细功能及状态描述 33.5参考模块设计 103.5．1主控制模块maincontrol 103.3.2.时间及其设置模块timepiece_main 103.3.3.时间显示动态位选模块TIME_DISP_SELSCT 123.3.4

硬件描述语言作业，实现电子时钟设计，VerilogHDL

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。