该文档为Verilog与SystemVerilog编程陷阱如何避免101个常犯的编码错误中文版，还算是份不错的参考资料，感兴趣的可以下载看看，
2025/3/17 10:51:45
60.8MB
1
使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用
2025/3/12 4:17:48
823KB
1
verilog写的turbo码编码和解码模块，编码解码写在一起，可在各种平台上验证。
verilog写的turbo码编码和解码模块，编码解码写在一起，可在各种平台上验证。
verilog写的turbo码编码和解码模块，编码解码写在一起，可在各种平台上验证。
2025/3/11 18:21:32
4KB
1
在Verilog语言中经常用到有限状态机，处理相对复杂的逻辑，设定好不同的状态，根据触发条件跳转到对应的状态，在不同的状态下进行相应的处理。
在程序中设计8位寄存器，①Idle状态下，判断shift_start是否为高，若高，则进入Start状态；
②在Start状态延迟100个周期，进入Run状态，进行移位处理；
第一种Melay状态机采用一段式写法，一个always语句中包括状态转移，状态转换台条件判断，数据输出；
第二种Moore状态机采用三段式写法，状态转移用一个always语句，判断状态转移的条件是组合逻辑，采用一个always语句，数据输出也是单独的always语句，直观清晰；
在程序中设计8位寄存器，①Idle状态下，判断shift_start是否为高，若高，则进入Start状态；
②在Start状态延迟100个周期，进入Run状态，进行移位处理；
第一种Melay状态机采用一段式写法，一个always语句中包括状态转移，状态转换台条件判断，数据输出；
第二种Moore状态机采用三段式写法，状态转移用一个always语句，判断状态转移的条件是组合逻辑，采用一个always语句，数据输出也是单独的always语句，直观清晰；
2025/3/11 13:18:12
1KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB