自己做的一个通过Quartus实现的电子秒表,主要是vhdl代码,能够精确到1\100s,最大计时一小时,具有开始,暂停,清零,存储的功能
2025/3/26 9:15:15 356KB vhdl 电子秒表
1
计算机组成原理的课程设计。
设计并仿真实现一台16位模型机系统。
开发平台:QuartusⅡ。
有原理图,仿真图等。
用quartus直接运行。
能实现20条指令。
寄存器组、ALU等都在里面。
2025/3/19 1:38:55 1.26MB 计组原理 模型机 quartus 微指令
1
亲测可用Quartus17.1版的重大更新内容:1.增加了Stratix10系列的器件库(Intel真14nm工艺生产,内核速度直接上1GHz,号称全世界最快的FPGA)2.集成了HLS编译器,用于C/C++开发FPGA,主要用于信号处理和/或科学计算类设计应用,和一样用C/C++开发FPGA的OpenCL有一些区别。
3.把一些Quartus内部集成的功能名字改了,让用户特别是初学者更容易理解这些功能的用处:旧的名字新的名字BlueprintInterfacePlannerQsysPlatformDesignerEyeQEyeViewerJNEyeAdvancedLinkAnalyzerLogicLockLogicLockRegionTimeQuestTimingAnalyzer
2025/3/18 5:23:01 112KB quartus ii prime/pro
1
基于FIR数字滤波器的原理和层次化、模块化设计思想,结合Altera公司的CycloneII系列FPGA芯片,提出了FIR数字滤波器的实现硬件方案,给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤,仿真及实际测试结果验证了设计方案的正确性,与传统的数字滤波器相比,本文设计的FIR数字滤波器具有更好的实时性、灵活性和实用性。
2025/2/4 2:07:28 1.27MB Matlab FPGA FIR 数字滤波器
1
在quartus里生成正弦波,三角波和锯齿波,每个模块也可以单独生成。
2025/1/16 10:40:28 4.85MB quartus DDS
1
西南交大计算机组成实验代码,quartus,需要的参考下,好好学习,天天向上
1
此版本无64位。
1.matlab选择安装32位版本2.安装dspbuilder3.将bin下文件拷贝到dspbuilder\bin目录下4.合并dspbuilder.lic到quartus授权文件中5.建立LM_LICENSE_FILE环境变量,指向合并后的授权文件。
6.通过startinMatlab启动dspbuilder(在matlab)
2024/12/22 0:02:20 1.12MB DSPbuilder 13.1
1
最简单的办法就是把别人破解完全的dsp_builder安装目录下的两个dll文件覆盖到自己的目录下,如D:\altera\11.0\quartus\dsp_builder\bin下面的PortMangager.dll和SimgenExport.dll两个文件复制到自己目录下即可,其实破解器.exe主要就是破解了这两个文件,而license都大同小异,只要改下hostid可以用于不同版本不同主机上。
2024/12/6 16:07:30 1.66MB dsp builder 11.0 破解,fpga
1
DDS设计与调试
2024/11/4 3:47:17 234KB fpga
1
ADC采集信号,FIFO缓存,通过串口发送数据到PC显示,Quartus工程;
具体说明可参考本人博客。
CSDN博客搜索:FPGADesigner
2024/10/22 2:24:16 4.31MB FPGA ADC UART
1
共 116 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡