本人自己编写的FPGA异步串口通信模块(UART),基于QUARTusII环境,verilog语言编写,包含仿真和全部程序及说明,验证通过,具有很好的稳定性和参考价值!
2025/9/23 1:10:20 2.16MB FPGA UART
1
verilog全加器代码,代码简单易于实现,正确运行后的结果
2025/9/18 21:41:27 193B 全加器
1
FPGA实现FFT算法的Verilog源程序,FFT算法程序
2025/9/16 18:24:47 521KB FPGA FFT 算法
1
资源使用vivado软件,为了实现密码锁的软件而编写相关的verilog代码
2025/9/10 6:36:42 476KB verilog
1
基于mealy状态机的密码锁系统设计,利用Verilog语言在Xilinxvivado平台上开发、FPAG开发板basys3上运行成功
2025/9/5 1:12:46 442KB vivado;FPGA
1
使用纯Verilog编写的SJA1000T的驱动程序(适应性强,什么ISE、VIVADO、Quartus等等都能用,大家懂的),实测肯定没问题,大家下载参考下,压缩包里有程序的说明文档!
2025/9/1 6:07:08 39.48MB SJA1000 Basic-Can Verilog
1
用Verilog代码编写的PID控制,适用于FPGA中,资源保证真实,大家快快下载
2025/8/30 12:49:51 8KB Verilog,PID
1
Verilog串口通信程序,详细注释自己看了很多材料以后,精心整理的串口通信实验原理和指导,在网上找了很多代码,大部分因为没有很好的注释,看起来很头疼,于是自己写了一份,附带详细的注释,在modelsim仿真器上已经得到验证,现在传上来,仅供参考。
PS1:最后部分给出了一个测试文件,写的非常简单,只是验证了功能,不是很好的测试;
PS2:代码部分看上去有点乱,因为在word中代码的层次结构无法清晰显示,如有需要,下载后把代码copy到notepad++这种类似的专用变成工具里面,就很清晰的显示代码和注释了。
2025/8/29 4:26:44 237KB Verilog串口
1
PmodOLED模块的示例代码,可点亮并显示。
VIVADO环境下可综合
2025/8/26 21:38:56 280KB PmodOLED verilog
1
潘松《EDA技术实用教程(第五版)》ppt,verilog版。
2025/8/17 12:28:44 14.26MB 潘松 verilog ppt
1
共 899 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡