搜索【Verilog 】的结果-好快吧下载

如何用FPGA制造音乐盒并播放音乐

Verilog文档，手把手教导如何用FPGA制造音乐盒并播放音乐，属于【FPGA例程教学】

2015/3/7 13:37:40 52KB Verilog FPGA 音乐播放器 音乐盒

1

X-HDLv4.21+破解工具+破解教程

X-HDLv4.21+破解工具+破解教程；
可以实现Verilog与VHDL之间的转换；
包含破解工具以及运用方法

2016/6/10 22:14:34 19.29MB XHDL 破解 Verilog VHDL

1

基于verilog言语实现的SDRAM控制器设计（含源代码）

2021/1/16 8:17:10 4.14MB SDRAM控制器 verilog FPGA

1

Verilog代码实例

大量verilog代码，各个常用模块实现，从基础到进阶，合适学习verilog

2017/10/26 13:55:04 395KB verilog

1

dac8552的Verilog言语写的时序

Verilog言语写的dac8552的控制时序

2017/9/9 10:39:51 72KB dac8552 Verilog

1

一个完整的串口协议（Verilog言语编写）

一个完整的串口协议（Verilog言语编写）经验证已通过调试！

2020/1/3 4:01:28 194KB 串口 Verilog

1

DVB-S卷积交错器verilog工程代码

该压缩包包括：基于Xilinx公司的Vivado2016.4开发软件设计的DVB-S卷积交错器工程代码，包含FPGA工程及运行仿真；
该代码设计巧妙，占用资源相对较少，在相应的更高版本的软件都可运行代码，该压缩包供所需的朋友借鉴和参考。

2017/7/17 21:18:20 25.93MB DVB-S 卷积交织 verilog FPGA

1

m序列verilog源代码

M序列VERILOG源代码.附整个工程文件和测试法式.

2018/7/24 19:29:44 16KB m序列源代码

1

verilog实现fpu

verilog实现的fpu，可用dc综合成门级网表，用astro规划布线，有pipeline的实现

2016/6/13 18:50:53 128KB verilog fpu dc astro

1

一个简单双核CPU的verilog实现（加中缀、异常处理，已通过实验箱验证）

一个简单双核CPU的verilog实现（加中缀、异常处理已通过实验箱验证）可以实现双核交替访存，提高访问存储器效率，同时可以通过内存数据区实现双核数据的共享。

2020/1/4 5:01:29 30KB 双核 verilog CPU 实验箱

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源