这是关于单端口RAM的VHDL程序代码,nut_spram--rtl这是源代码--sim这是modelsim仿真目录
2025/3/27 16:47:46 39KB vhdl RAM fpga
1
VHDL语言半加器多种设计半加器全加器对比
2025/3/27 16:46:52 477KB VHDL语言 半加器 全加器
1
自己做的一个通过Quartus实现的电子秒表,主要是vhdl代码,能够精确到1\100s,最大计时一小时,具有开始,暂停,清零,存储的功能
2025/3/26 9:15:15 356KB vhdl 电子秒表
1
基于VHDL语言的四位密码基于VHDL语言的四位密码锁
2025/3/21 11:37:31 1.44MB 基于VHDL语言的四位密码锁
1
设计一个能进行拔河游戏的电路。
2、电路使用9个发光二极管,开机后只有中间一个发亮,此即拔河的中心点。
3、游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。
4、亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。
5、用数码管显示获胜者的盘数。
2025/3/20 18:56:57 205KB 拔河游戏机设计电路框图
1
为从信号源上提高LFMCW测距雷达前端发射信号的调频线性度,改善雷达测量精度,设计了一种基于FPGA的LFMCW测距雷达调制信号源,并完成了软硬件设计与实现。
调制信号源以FPGA为控制核心,DA转换器为主要外围设备。
编写VHDL语言编程产生数字调制波形,利用DA转换器转换为模拟信号,经过低通滤波器和放大器,输出驱动雷达前端的模拟调制电压信号。
实验结果表明,该设计实现灵活,输出的调制电压信号波形稳定可靠,能够驱动多种雷达前端。
1
使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用
2025/3/12 4:17:48 823KB verilog VHDL 串口 并口
1
VHDL抢答器带顶层设计自己答辩用绝对好使
2025/3/11 13:01:06 255KB VHDL 抢答器 顶层设计
1
(1)提高测量频率范围,如10Hz~100KHz或更高、更低频率,提高频率的测量绝对值误差,如达到±1Hz。
(2)可以设置量程分档显示,如X1档(显示范围1Hz~9999Hz),X10档(显示范围0.001KHz~9.999KHz),X100档(显示范围0.100KHz~999.9KHz)...可以自定义各档位的范围。
量程选择通过程序自动选择量程。
(3)测量响应时间小于等于10秒,将测量出的频率以十进制格式在实验板上的4个数码管上显示。

(4)若是方波能够测量方波的占空比,并通过数码管显示。
2025/3/5 21:35:45 15.12MB VHDL频率计
1
基于VHDL的以太网控制器实现,可以实现半双工和全双工工作模式。
2025/2/25 22:52:34 879KB 以太网控制器 MAC VHDL
1
共 414 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡