使用VHDL语言进行直接序列扩频通信系统的仿真，实现信源产生、解扰、交织、直扩、BPSK调制、解调、相关、解交织、解扰、判决等一系列功能。
PS:有同学反映文件损坏，又重新上传了一遍
PS:有同学反映文件损坏，又重新上传了一遍
2024/12/20 15:57:16
1.68MB
1
基于quartusII实现的全加器内含实现全加器的VHDL代码、逻辑图（BDF）以及激励波形文件（VWF）。
2024/12/19 16:35:21
316KB
1
设计一台微程序控制的模型计算机1) 拟定指令系统（含机器指令的字长、格式、寻址方式及指令的种类等）2) 设计数据通路，给出模型机中所含的部件及其间的连接，以及信息在数据通路中传送时所需的微命令。
3) 设计微程序的流程图4) 设计微指令5) 编写微程序6) 使用VHDL编码，仿真检测实验的功能是否达到设计要求其中包含完整的课设报告以及源程序。
3) 设计微程序的流程图4) 设计微指令5) 编写微程序6) 使用VHDL编码，仿真检测实验的功能是否达到设计要求其中包含完整的课设报告以及源程序。
2024/11/18 3:04:56
817KB
1
数字逻辑课程设计VHDL多功能数字钟这个数字钟是我根据我老师的设计自己改编的，内部结构变化挺大的，功能也比较全。
1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。
2、设计精度要求为1秒。
（一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。
（二）校时：在计时显示状态下，k=1，进入“小时”校准状态，之后按下“k=1”则进入“分”校准状态，继续按下“k=1”则进入“调秒”状态，第三次按下“k键”又恢复到正常计时显示状态。
（1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。
（2）“分”校准状态：在“分”校准状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。
（3）“秒”校准状态：在“调秒”状态下，显示“秒”的数码管闪烁，并以1HZ的频率递增计数。
（三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为512HZ的低音，在“59”分钟的第“59”秒发频率为1024HZ的高音，结束时为整点。
（四）显示：要求采用扫描显示方式驱动6个LED数码管显示小时、分、秒。
（五）闹钟：闹钟定时时间到，蜂鸣器发出周期为1秒的“滴”、“滴”声，持续时间为60秒；
闹钟定时显示。
（六）闹钟定时设置：在闹钟定时显示状态下，按下“k=1”,进入闹钟的“时”设置状态，之后按下“k=1”进入闹钟的“分”设置状态，继续按下“k=1”，又恢复到闹钟定时显示状态。
（1）闹钟“小时”设置状态：在闹钟“小时”设置状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。
（2）闹钟“分”设置状态：在闹钟“分”设置状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。
1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。
2、设计精度要求为1秒。
（一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。
（二）校时：在计时显示状态下，k=1，进入“小时”校准状态，之后按下“k=1”则进入“分”校准状态，继续按下“k=1”则进入“调秒”状态，第三次按下“k键”又恢复到正常计时显示状态。
（1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。
（2）“分”校准状态：在“分”校准状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。
（3）“秒”校准状态：在“调秒”状态下，显示“秒”的数码管闪烁，并以1HZ的频率递增计数。
（三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为512HZ的低音，在“59”分钟的第“59”秒发频率为1024HZ的高音，结束时为整点。
（四）显示：要求采用扫描显示方式驱动6个LED数码管显示小时、分、秒。
（五）闹钟：闹钟定时时间到，蜂鸣器发出周期为1秒的“滴”、“滴”声，持续时间为60秒；
闹钟定时显示。
（六）闹钟定时设置：在闹钟定时显示状态下，按下“k=1”,进入闹钟的“时”设置状态，之后按下“k=1”进入闹钟的“分”设置状态，继续按下“k=1”，又恢复到闹钟定时显示状态。
（1）闹钟“小时”设置状态：在闹钟“小时”设置状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。
（2）闹钟“分”设置状态：在闹钟“分”设置状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。
2024/11/13 1:42:43
228KB
1
本系统是采用EDA技术设计的一个简易的八音符电子琴和音乐发生器，该系统基于计算机中时钟分频器的原理，采用自顶向下的设计方法来实现，它可以通过按键输入来控制音响。
系统由乐曲自动演奏模块、乐器演示模块琴/乐功能选择模块、音调发生模块和数控分频模块五个部分组成。
系统实现是用硬件描述语言VHDL按模块化方式进行设计，然后进行编程、时序仿真、整合。
本系统功能比较齐全，有一定的使用价值。
系统由乐曲自动演奏模块、乐器演示模块琴/乐功能选择模块、音调发生模块和数控分频模块五个部分组成。
系统实现是用硬件描述语言VHDL按模块化方式进行设计，然后进行编程、时序仿真、整合。
本系统功能比较齐全，有一定的使用价值。
2024/11/12 18:56:54
147KB
1
FPGA很有价值的27实例.rar包括LED控制VHDL程序与仿真2004.8修改.doc；
LED控制VHDL程序与仿真；
LCD控制VHDL程序与仿真2004.8修改；
LCD控制VHDL程序与仿真；
ADC0809VHDL控制程序；
TLC5510VHDL控制程序；
DAC0832接口电路程序；
TLC7524接口电路程序；
URATVHDL程序与仿真；
ASK调制与解调VHDL程序及仿真；
FSK调制与解调VHDL程序及仿真；
PSK调制与解调VHDL程序及仿真；
MASK调制VHDL程序及仿真；
MFSK调制VHDL程序及仿真；
MPSK调制与解调VHDL程序与仿真；
基带码发生器程序设计与仿真；
频率计程序设计与仿真；
采用等精度测频原理的频率计程序与仿真；
电子琴程序设计与仿真2004.8修改；
电子琴程序设计与仿真；
电梯控制器程序设计与仿真；
电子时钟VHDL程序与仿真；
自动售货机VHDL程序与仿真；
出租车计价器VHDL程序与仿真2004.8修改；
出租车计价器VHDL程序与仿真；
波形发生程序；
步进电机定位控制系统VHDL程序与仿-
LED控制VHDL程序与仿真；
LCD控制VHDL程序与仿真2004.8修改；
LCD控制VHDL程序与仿真；
ADC0809VHDL控制程序；
TLC5510VHDL控制程序；
DAC0832接口电路程序；
TLC7524接口电路程序；
URATVHDL程序与仿真；
ASK调制与解调VHDL程序及仿真；
FSK调制与解调VHDL程序及仿真；
PSK调制与解调VHDL程序及仿真；
MASK调制VHDL程序及仿真；
MFSK调制VHDL程序及仿真；
MPSK调制与解调VHDL程序与仿真；
基带码发生器程序设计与仿真；
频率计程序设计与仿真；
采用等精度测频原理的频率计程序与仿真；
电子琴程序设计与仿真2004.8修改；
电子琴程序设计与仿真；
电梯控制器程序设计与仿真；
电子时钟VHDL程序与仿真；
自动售货机VHDL程序与仿真；
出租车计价器VHDL程序与仿真2004.8修改；
出租车计价器VHDL程序与仿真；
波形发生程序；
步进电机定位控制系统VHDL程序与仿-
2024/11/4 0:30:22
1.22MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB