vhdl语言f1=3.75kz,f2=1.875kz码宽1.6ms
2025/10/10 5:25:56 869KB fpga fsk调制
1
这是关于伪双端口RAM的VHDL程序代码,nut_tpram--rtl这是源代码--sim这是modelsim仿真目录
2025/10/8 7:37:07 2KB fpga VHDL
1
用VHDL设计多功能信号发生器,可以产生方波,锯齿波,正弦波,阶梯波等六种波形。
2025/10/2 22:28:22 26KB VHDL
1
详细的设计与说明代码全,设计简单,有原理说明图示范
2025/9/29 7:08:02 184KB vhdl 除法器
1
EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。
总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。
并且使用QuartusII软件进行电路波形仿真,下载到EDA实验箱进行验证。
该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。
2025/9/21 15:19:19 528KB FPGA,数字钟
1
vhdl中十种状态机实用例子,简洁明了,理解深刻
2025/9/19 13:54:02 8KB vhdl 状态机
1
可以产生正弦波,三角波,锯齿波,方波,增加了DAC转换模块
2025/9/5 13:16:49 9.09MB 信号发生器 数模转换
1
VHDL经典教程(精简快速入门版)来源于网络侵权可删
2025/9/1 10:06:14 1.09MB VHDL 教程
1
一、设计内容(利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计)二、设计要求1、具有时、分、秒的计数显示功能2、具有清零功能,可对数字时钟的小时、分钟进行调整3、12小时制和24小时制均可三、总体实现方案四、设计的详细步骤五、总结
2025/9/1 7:52:27 4.04MB EDA电子时钟 闹钟整点报时 源代码
1
电子琴VHDL设计方案电子琴VHDL设计方案电子琴VHDL设计方案电子琴VHDL设计方案
1.06MB 电子琴
1
共 464 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡