usb3.0_fpga_ddr2原理图,采用CYUSB3014接口芯片实现USB3.0接口,采用fpga进行高速外部设备I/O,扩展了128MB的ddr2内存,进行usb3.0和fpga设计很好的参考电路图。
2024/2/24 18:42:52 106KB usb3.0 fpga ddr2 原理图
1
用FPGA实现图像的边缘检测,完整版是通过阅读文献得到的方法,都能仿真的出来的喔!
2024/2/23 22:49:11 522KB FPGA边缘检测
1
一个较为适合初学者(CPLD\FPGA)的VHDL语言程序
2024/2/22 17:27:44 267KB V HDL
1
基于Verilog的FPGA步进电机控制,用fpga实现步进电机运转
2024/2/22 9:33:34 16KB 步进电机
1
基于FPGA的SPWM的程序基于FPGA的SPWM的程序基于FPGA的SPWM的程序基于FPGA的SPWM的程序基于FPGA的SPWM的程序基于FPGA的SPWM的程序
2024/2/17 0:34:09 41KB SPWM
1
创龙TMS320C665x基于广州创龙编写的RTSC组件的例程:此设计通过I2C、PCIe、SRIO等通信接口将DSP开发板和FPGA采集卡结合在一起,组成DSP+FPGA架构,实现了需求独特、灵活、功能强大的DSP+FPGA高速数据采集处理系统。
2024/2/16 19:05:13 1.94MB RTSC组件 PCIe SRIO DSP+FPGA
1
文档讲述了TDC的设计原理及FPGA实现方法,个人主页有相关资料
2024/2/15 9:08:52 14.42MB TDC,FPGA
1
verliog设计实现实时时钟DS1302的驱动工程源码,quartus11.0G工程文件,FPGA为CYCLONE4Eep4ce15f17c8,可以做为你的设计参考。
1
FPGA数字电子系统设计与开发实例导航(随书源代码),拷贝到非中文目录下,用ISE直接打开工程文件即可
2024/2/14 9:01:24 1.62MB FPGA 源代码
1
FPGA、Verilog浮点计算加减乘除
2024/2/14 5:21:42 2KB FPGA Verilog 浮点计算 加减乘除
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡