学习FPGA初期的一些笔记,本文引见了常见的几种引脚分配方式
2019/2/16 13:06:43 410KB FPGA 引脚分配
1
软件无线电课程和一些FPGA计划思想
2019/5/23 12:42:49 22.06MB fpga/cpld
1
xilinx官方提供的vivadao约束指导,详细引见fpga设计中的各种约束问题
2015/6/14 19:37:40 1.52MB vivado 约束指导手册
1
基于FPGA-VERILOG言语的DS18B20温度检测,电脑串口可控制:开关数码管、开关温度转换、设置温度报警范围、开关温度报警、上传当前测量的温度值(转换前与转换后),另外不用串口控制也可以用六位数码管直接显示当前温度值
2015/3/22 2:03:21 16.05MB FPGA Verilog DS18B20 uart
1
本代码是FPGA实现CAN总线控制器的开源代码,工程文件可直接经过ISE调试!
2019/3/16 22:19:40 1.01MB IP核 CAN总线 控制
1
这三篇文章都对CSD乘法器做了相关引见,同时也给出了基于FPGA的实现方法。
2020/1/12 16:27:11 538KB CSD 乘法器 FPGA
1
基于FPGA的噪声产生电路,用MATLAB设计噪声仿真程序,产生仿真数据的方法。
并利用FPGA模仿信号。
其中有详尽的matlab仿真程序,FPGA仿真结果以及总的设计报告。
2017/3/21 19:26:33 1.22MB FPGA 噪声产生 matlab仿真
1
基于FPGA的噪声产生电路,用MATLAB设计噪声仿真程序,产生仿真数据的方法。
并利用FPGA模仿信号。
其中有详尽的matlab仿真程序,FPGA仿真结果以及总的设计报告。
2020/4/6 18:47:26 1.22MB FPGA 噪声产生 matlab仿真
1
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已经在Altera的CycloneIII的DE0板子上试验成功验证),所有代码均在此txt文档里面,只不过里面调用了三个rom查找表(地址宽度10bit,数据宽度10bit)只需要你本人加进去就行了(Quartus里面有这个模块)。
我的板子验证时能跑到16M,系统时钟最好选高一点,我选的是150M,呵呵
2016/10/14 13:56:30 15KB FPGA DDS
1
运用SignalTap_II逻辑分析仪调试FPGA例运用SignalTap_II逻辑分析仪调试FPGA例运用SignalTap_II逻辑分析仪调试FPGA例运用SignalTap_II逻辑分析仪调试FPGA例
2017/7/13 4:47:50 374KB fpga
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡