用Verilog编程,在DE2-115上通过控制88E1111以RGMII的工作方式向PC机发送ARP测试包,可以用wireshark进行抓包分析
2024/10/21 22:54:19 649KB DE2-115 fpga
1
Single-Chip16-PortSerDesGigabitSwitch16-port10/100/1000Mbpsintegratedswitchcontrollervia1.25GSerDes/SGMII/fiber•Embedded256KBon-chippacketbuffer•One10/100/1000MbpsIn-bandManagementPort(IMP)withGMII/RGMII/RvMII/MIIinterfaceforPHY-lessconnectiontoaCPU/managemententity(formanagementpurposesonly)•Integratedaddressmanagement•Supportsupto4KMACaddresses•Supportsjumboframesupto9728bytes.•SupportsEEPROMforlow-costchipconfiguration•IntegratedMotorola®SPI-compatibleinterface•Supportsportmirroring•Port-basedVLANand4KIEEE802.1QtagVLAN•Port-,DiffServ-,MAC-,andIEEE802.1p-basedQoSforfourqueues•SupportsSpanningTree,RapidSpanningTree,andMultipleSpanningTreeprotocols(802.1D/1s/1w)•SupportsIEEEStandard802.1Xportsecurity•Supportspseudo-PHYMDIOaccess•MAC-basedtrunkingwithlinkfail-over•Ethernet-in-the-last-mile(EFM)support:OAMandP•Low-power(2.2Wtotal)1.2Vcore/2.5V(SGMIII/O)/3.3V(GMII/MII/RvMII)and2.5VRGMIIoperationwith3.3VI/Otolerance•256-pinFBGApackage
2024/9/13 6:04:14 2.85MB BCM5396 数据手册
1
基于FPGA的UDP硬件协议栈,全部用SystemVerilog写的,不需CPU参与,包括独立的MAC模块。
支持外部phy的配置,支持GMII和RGMII模式。
以下是接口inputclk50,inputrst_n,interfacetousermoduleinput[7:0]wr_data,inputwr_clk,inputwr_en,outputwr_full,output[7:0]rd_data,inputrd_clk,inputrd_en,outputrd_empty,input[31:0]local_ipaddr,//FPGAipaddressinput[31:0]remote_ipaddr,//PCipaddressinput[15:0]local_port,//FPGAportnumber//interfacetoethernetphyoutputmdc,inoutmdio,outputphy_rst_n,outputis_link_up,`ifdefRGMII_IFinput[3:0]rx_data,outputlogic[3:0]tx_data,`elseinput[7:0]rx_data,outputlogic[7:0]tx_data,`endifinputrx_clk,inputrx_data_valid,inputgtx_clk,outputlogictx_en
2024/5/9 1:21:54 52KB FPGA UDP千兆 以太网 源码
1
基于RGMII的以太网MAC的FPGA实现代码,整个工程采用VerilogHDL实现,包括测试用例以及功能验证TestBench
2024/4/30 2:07:17 22.85MB RGMII 以太网 MAC FPGA
1
RTL8367RB是一款LQFP128封装,高性能5+2端口千兆以太网交换机。
集成低功耗Giga-PHY,每个端口都支持全双工10/100/1000M。
外围电路简单,只需要3.3V和1.0V电源供电,一个25MHz无源晶振即可。
对于特定应用,RTL8367RB支持两个额外的接口,可以将其配置为RGMII/MII接口。
2024/1/28 6:27:21 2.07MB RTL8367 千兆以太网交换机
1
RGMIIspecification介绍了RGMII接口的信号定义和时序
2023/9/20 13:03:25 394KB RGMII
1
可以直接用cadence打开的DSN文件,主要是针对88E1111千兆网络PHY芯片的相关配置和原理图,有RGMII、SGMII、MII、SFP等原理图的接法。
留意不是PDF文档是DSN文件。
最好的原理图在这里。
2023/1/13 16:14:19 206KB FPGA 原理图 DSN文件  88E11
1
BCM5464R的最新版器件手册。
TheBCM5464Rtransceiverconsistsoffourtriplespeed10/100/1000BASE-TEthernettransceivers.Thedeviceperformsallofthephysicallayerfunctionsfor1000BASE-T,100BASE-TXand10BASE-TEthernetonstandardCategory5UTPcable.TheBCM5464RisdesignedtobefullycompliantwiththeSGMII,RGMII,andRTBIindustrystandards.TheBCM5464RisbasedonBroadcom’sprovendigitalsignalprocessortechnology,combiningdigitaladaptiveequalizers,ADCs,phase-lockedloops,linedrivers,encoders,decoders,echocancelers,crosstalkcancelersandallotherrequiredsupportcircuitryintegratedintoasinglemonolithicCMOSchip.Designedforreliableoperationoverworst-caseCategory5cableplants,theBCM5464Rautomaticallynegotiateswithanytransceiverontheoppositeendofthewiretoagreeonanoperatingspeed.ThePHYcanalsoevaluatetheconditionofthetwisted-pairwiringtoensurethatthewiringcansupportoperationatGigabitspeeds,anddetectandcorrectmostco妹妹onwiringproblems.Thedevicecontinuallymonitorsboththewiringandtheopposingtransceiver,andalertsthesystemifitdetectspotentialproblemswithreliableoperation.Forsingle-portapplications,refertotheBCM5461orBCM5461Sdatasheets
2021/2/1 14:53:16 2.31MB BCM5464R
1
接口为RGMII,测试器件为DE2-115开辟板
2022/9/4 18:13:42 7.17MB fpga/cpld 以太网 verilog
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡