CMAC(AES128)消息验证码的硬件实现，使用Verilog语言，内涵测试testbench文件，并有一个他人写的C语言文档（用来验证）。
亲测可用，感觉csdn给的分数太少了，我可是话费一整天做完的，并且网上并没有这种硬件实现的内容啊！！！
亲测可用，感觉csdn给的分数太少了，我可是话费一整天做完的，并且网上并没有这种硬件实现的内容啊！！！
2023/7/15 3:01:02
25KB
1
修改了原code中不合理的地方：1、不符合I2C标准的端口处理方式2、增加io_pad接口模块3、testbench中增加I2C协议上拉电路4、修改了原设计中sda信号输出方式不完善的地方5、修改了远设计中SDA,SCL初始状态
2023/7/8 6:50:14
2KB
1
1.文本程序输入（VerilogHDL）2.功能仿真（ModelSim，查看逻辑功能是否正确，要写一个TestBench）3.综合（SynplifyPro，程序综合成网表）4.布局布线（QuartusII，根据我选定的FPGA器件型号，将网表布到器件中，并估算出相应的时延）5.时序仿真（ModelSim，根据时延做进一步仿真）
2023/6/2 22:36:01
275KB
1
DES加密算法的VHDL以及VERILOG源法度圭表标准及其TESTBENCH
2023/5/10 8:28:52
29KB
1
xilinxFPGA的二维FFT实现，有残缺的testbench代码，相对于是不容错过的优异代码。
经由matlab仿真比力，精度令人工笔。
经由matlab仿真比力，精度令人工笔。
2023/5/6 12:49:50
8.76MB
1
挪用Quartus的FIRCompilerIP核实现FIR滤波，含testbench与仿真，仿真下场优异；
详尽阐发可参考自己博客。
CSDN博客搜查：FPGADesigner
详尽阐发可参考自己博客。
CSDN博客搜查：FPGADesigner
2023/5/6 9:47:24
2.36MB
1
CRC校验算法原理到FPGA实现代码。
外面搜罗CRC查验的实现文档，VerilogHDL的实现代码，MATLAB仿真验证法度圭表标准等，Testbench残缺。
可美满运行。
外面搜罗CRC查验的实现文档，VerilogHDL的实现代码，MATLAB仿真验证法度圭表标准等，Testbench残缺。
可美满运行。
2023/4/26 17:48:58
2.88MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB