8位verilog乘法器,简单易懂,采用移位相加的方法写成!
2023/10/13 12:09:29 1KB verilog 移位 乘法 简单
1
用verilog编写的密码锁子程序,并且在sopc试验箱上能正确使用的程序
2023/10/12 12:51:54 5KB 密码锁
1
前段时间做一个项目时写的,对深入认识AHB协议非常有帮助,拿出来分享!项目
2023/10/11 19:08:25 1KB AHB总线 slave ram verilog
1
Verilog编写,多功能数字钟,具有基本显示,调时,电台报时和闹钟功能,分模块设计
2023/10/9 8:51:57 479KB 数字钟,FPGA
1
用verilog语言实现视频采集模块,数据格式是BT656视频流
2023/10/9 0:52:56 27KB verilog 视频采集
1
通过FPGA的verilog显示学号,同时有流水灯和矩阵键盘程序
2023/10/7 8:08:26 832KB FPGA 学号 翻页 显示
1
常用接口的FPGA程序,用ISE打开工程文件即可,包括CAN,ETH,IIC,IWBBUSCHANGE,UART,USB,VGA.
2023/10/6 15:34:44 1.85MB can eth iic uart
1
eda入门级设计,本实例是3-8译码器verilog代码,可综合!
2023/10/5 22:01:02 80KB 3-8译码器
1
sobel的verilog实现,已经在Xilinx和AlteraFPGA上验证过,可用。


程序优化过,可以跑比较高的频率。
程序里有注释。
2023/10/4 3:09:32 9KB sobel verilog
1
出租车模拟计费器,Verilog语言,ISE,sjtu数电实验大作业
2023/10/4 1:25:48 2.44MB 模拟计费器 Verilog sjtu 电子技术实验
1
共 872 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡