ystemverilogforverificationsecondedition源代码源代码

vim加载systemverilog语法高亮文件sytemverilog.vimlinux下的vim工具默认没有sv语法高亮，要自已加载，详细说明见我的博客：http://hi.baidu.com/xiyoulhj/blog/item/4ca03d35e271acc1a2cc2bc3.html

FPGA上运行人脸识别源代码，ThisprojectattemptstorealizeafacedetectorusingVoila-Jonesalgorithm.ThereferenceCmodelisborrowedfrom[5kk73GPUAssignment2012](https://sites.google.com/site/5kk73gpu2012/assignment/viola-jones-face-detection),withsomemodifytofithardwareimplementationandfixedsomebug.ThecodeiswrittenbyVerilog/SystemVerilogandSynthesizedonXilinxKintexUltrascaleFPGAusingVivado.Thiscodeisjustexperimentalforfunction,alotofoptimizationcanfurtherbedone.

基于FPGA的UDP硬件协议栈，全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。
支持外部phy的配置，支持GMII和RGMII模式。
以下是接口inputclk50,inputrst_n,interfacetousermoduleinput[7:0]wr_data,inputwr_clk,inputwr_en,outputwr_full,output[7:0]rd_data,inputrd_clk,inputrd_en,outputrd_empty,input[31:0]local_ipaddr,//FPGAipaddressinput[31:0]remote_ipaddr,//PCipaddressinput[15:0]local_port,//FPGAportnumber//interfacetoethernetphyoutputmdc,inoutmdio,outputphy_rst_n,outputis_link_up,`ifdefRGMII_IFinput[3:0]rx_data,outputlogic[3:0]tx_data,`elseinput[7:0]rx_data,outputlogic[7:0]tx_data,`endifinputrx_clk,inputrx_data_valid,inputgtx_clk,outputlogictx_en

自己搜集的SystemVerilog资料，包括讲义和两个具体实例，希望对正在学习SV的朋友有所帮助！

SystemVerilog3.1a语言参考手册（中文版）

systemverilogassertion应用指南书中源代码从学校图书管节的CD拷贝下来的apracticalguideforsystemverilogassertions清华大学出版社美SrikanthVijayaraghavan等编著陈俊杰等译

夏宇闻SystemVerilog+验证方法学.pdf

phy_mdio使用systemverilog实现。
通过mdio接口读写以太网phy芯片。

SystemVerilog验证测试平台编写指南第二版pdf中文版，支持目录标签的使用。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。