经过验证的QuartusII9.1(64-Bit)可用的破解器
2024/11/16 14:36:24 1.73MB Quartus II 9.1
1
QuartusII9.0Crack_ModelSim_SE_6.3d破解软件
2024/7/3 15:18:19 306KB Quartus II 9.0 Crack_ModelSim_SE_6.3d
1
quartusii9.0破解器,很好用的还有教程,亲测可用~~
2024/3/17 18:19:44 14KB quartus9.0 破解器
1
VHDL的uartm,基于quartusII9.0版本,RS232基于芯片
2024/3/14 7:45:18 8KB uart VHDL
1
BUPT,数字逻辑-编程作业+PPT(VHDL)整合包(计算机学院-大一下)工具:QuartusII9.0,编程语言:VHDL
2024/2/11 8:51:03 18.84MB 北邮 数字逻辑 VHDL Quartus
1
该文件为QuartusII的工程文件,是直方图均衡图像增强的硬件实现,使用verilog编写。
共4个子模块,总共6个输入输出引脚,输入:clk为时钟引脚,rst是复位信号*(高位有效),imagesize是ROM中存储灰度图的像素个数。
输出:error是错误信号,image是经过处理后的输出像素灰度,req是处理完成的信号,在req为高是,image输出有效。
2024/2/7 0:40:39 3.38MB 图像处理 直方图均衡 QuartusII verilog
1
使用Verilog硬件描述语言编写的出租车计价器,编写环境为Quartusii9.0,硬件平台为CycloneEP1C6Q240C8.实现主要功能如下:-输入时钟为系统晶振50Mhz.-两个开关分别控制:开始/停止计费,出租车行进中/停止等待-一个开关控制所有数据的复位-两个开关组合控制显示4种数据:当前计价(单位:元,精确到角)/当前行进总距离(单位:千米,精确到10m)/当前等待时间(单位:分,精确到分)/起步价内行进距离(单位:千米,精确到10m,详见计费规则)-计费规则:起步价9元/3千米,超出起步价部分2.4元/千米,停车等待时间内1元/10分钟(不足10分钟不计费)。
注:在起步价9元范围内,可算作是3元/千米,此时停车等待产生的费用也按照1元/10分钟折算到起步价内;
即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。
(eg.行进2千米,等待10分钟,总价为9元而非10元)作为Verilog硬件描述语言初学者的入门项目,主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用,具有一定的参考价值。
2024/2/1 7:10:09 3.68MB Verilog 课程设计 quartus_ii
1
VerilogHDL是一种在广泛的抽象层次设定说明数字系统的硬件描述语言,它支持早期的行为级抽象设计概念,以及后期结构级抽象设计的实现。
在设计过程中,进行逻辑结构设计部分时可以将行为结构和层次化结构混合起来。
本文采用VerilogHDL来设计电梯控制器,其代码具有良好的可读性和易理解性,源程序经quartusII9.0软件平台的综合和仿真.
2023/11/9 15:19:24 17KB verilog hdl
1
破解quartusII9.1,亲测可用,里面有说明,按说明做就行
2023/10/6 7:14:37 1.55MB 破解器
1
用VHDL编写的正弦波DDS线调频信号发生器(FPGA)。
其中,rom为1/4周期波形,波形起始、终止频率在K_con.vhd模块中的f1、f2常数。
步进不仅频率控制字在判断clk上升沿下一行所加的数值。
本程序通过QuartusII9.0调试通过
2023/9/30 2:16:24 319KB DDS FPGA VHDL 线性调频
1
共 20 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡