大学数电实验报告,使用quartusii软件编写verilog代码实现数字钟,有计时,校准,复位,闹钟,报误点数,时制切换功能
2017/3/23 23:01:57 396KB verilog 数字钟 代码 报告
1
数字逻辑的课程设计,使用的是QuartusII进行实验
2017/11/10 11:36:24 680KB 数字逻辑 课程设计
1
1)秒表由5位七段LED显示器显示,其中一位显示“minute”,四位显示“second”,其中显示分辩率为0.01s,计时范围是0—9分59秒99毫秒;
2)具有清零、启动计时、暂停计时及继续计时等控制功能;
3)控制开关为两个:启动(继续)/暂停计时开关和复位开关;
4)具有简单的记忆分析功能,即:能够记忆最近3次记录的工夫,并用LED显示其中最大的工夫值和最小的工夫值。
2017/5/20 22:19:34 1.04MB 广东工业大学 课程设计 电子秒表
1
bySixInNight计算机组成原理课程设计,TEC-8、流水硬连线、VHDL附加恣意指针功能和四条额外指令支持用记事本、notepad++、quartusII打开
2019/5/15 1:53:28 8KB VHDL语言 流水硬连线 计组程设
1
基于quartusII的五人表决电路设计实例,包含源代码,设计图,用verilog言语描述
2021/9/5 3:32:57 4.06MB quartusII eda
1
quartusII超等license完全破解版Ip核可以下载
2016/5/24 3:51:35 131KB 超级 license quartusII
1
本驱动从Quartus15.1软件的安装路径中提取,在此版本及其以后版本中,下载器驱动均能一键安装,方便快捷另外,因为仅仅是驱动而已,所以不区分哪个版本的QuartusII软件都能使用,win10完全兼容使用方式:解压后你将见到如下目录列表[.]DPInst.exeoemsetup.inf[usb-blaster][..]DPInst.xmlpgdhdlc.dll[usb-blaster-ii]apu_usb.inf[i386]pgdnt.dll[wdrvr]apu_usb.sys[sentinel]/-----------------------------------/此时双击运转DPInst.exe根据提示操作即可提示安装驱动点击安装提示成功后会发现有部分安装失败,为正常现象
2018/4/7 12:47:06 12.87MB Blaster  FPGA 下载器驱动
1
1.进行正常的时、分计时功能,二十四小时制计时2.由数码管显示24h、60min3.设置工夫4.整点报时5.闹钟功能
2022/10/11 14:35:01 4.7MB VHDL 闹钟开关 整点报时
1
altera_ug_fifo.pdfaudio_dac_fifo.rarFIFO中文应用笔记.pdfFIFO基础知识.docFPGASoPC软硬件协同设计纵横谈.pdfFPGA的VGA视频输出工程文件//freedev_vgaFPGA的VGA视频输出工程文件.rarFreeDevFPGA音频开发环境和平台构建.pdfNios系统基础上的UItraDMA数据传输模式.docSD_Card_Audio//Audio_DAC_FIFO_altera的ip核DE2_SD_Card_Audiosd_audio_aic23.rarSOPC中自定义FIFO接口与DMA数据传输.pdf什么是FIFO.doc关于fifo的一些概念其quartusII中IP的使用.doc在NIOS-II系统中AD数据采集接口的设计与实现.doc基于Avalon总线的TFTLCD控制器的设计.doc基于FPGA+PCI的并行计算平台实现.doc基于LPM的高速FIFO的设计.doc基于NiosII的图像采集和显示的实现.doc基于SOPC的扭振信号测量系统实现研究.doc基于嵌入式Linux的TFTLCDIP及驱动的设计.doc异步FIFO的VHDL设计.doc采用FPGA的高速数据采集系统.doc非IP核相关FIFO设计//FIFO技术在SDH数字交叉连接芯片设计中的应用.pdfKPCI-817数据采集卡.pdfPCI-8325光电隔离型模入接口卡技术说明书.docUSB7325高速光电隔离型模入数据采集模块技术说明书.doc一款低功耗异步FIFO的设计与实现.pdf一种异步FIFO的设计方法.pdf关于异步FIFO设计的探讨.pdf利用FPGA实现异步FIFO设计.doc基于DSP的高速数据采集与处理系统.pdf基于FPGA异步FIFO的研究与实现.pdf基于FPGA的异步FIFO硬件实现.pdf基于FPGA的异步FIFO设计.pdf基于FPGA的高速异步FIFO存储器设计.pdf基于VerilogHDL的异步FIFO设计与实现.pdf异步FIFO亚稳态问题.doc异步FIFO结构.pdf异步FIFO结构及FPGA设计.pdf怎样对FIFO、RAM读写.doc读写数据宽度不同的异步FIFO设计.PDF高速异步FIFO的实现.pdf
2021/2/7 8:09:37 12.71MB Altera FIFO SOPC IP
1
QuartusII,该程序是VHDL描述的小闹钟可完成闹铃设置时间设置闹铃设置
2018/8/11 9:09:51 2.17MB FPGA 闹钟 定时
1
共 90 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡