首页 开发技术 硬件开发     /    基于FPGA的8b10b编解码verilog实现

基于FPGA的8b10b编解码verilog实现

上传者: qq_40223983 | 上传时间:2023/3/13 4:33:55 | 文件大小:3.88MB | 文件类型:zip
基于FPGA的8b10b编解码verilog实现
本设计是采用EDA技术设计的一种8B/10B编解码电路,实现了在高速的串行数据传输中的直流平衡。
利用verilogHDL逻辑设计语言,经过modelsim、quartusII的仿真和下载验证,实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用VerilogHDL描述、modelsim10.2a进行功能仿真、QuartusII13.1进行FPGA逻辑综合和适配下载,最初在Alter公司的CycloneIVE的芯片EP4CE6F17C8上实现并完成测试。
资源包中附有quartusII的项目文件和代码,直接打开即可使用。

文件下载

资源详情

[{"title":"(137个子文件3.88MB)基于FPGA的8b10b编解码verilog实现","children":[{"title":"encode_standard.v <span style='color:#111;'>51.74KB</span>","children":null,"spread":false},{"title":"encode_decode_top.v <span style='color:#111;'>470B</span>","children":null,"spread":false},{"title":"core_control.v <span style='color:#111;'>1.86KB</span>","children":null,"spread":false},{"title":"encode_input_generate.v <span style='color:#111;'>1.81KB</span>","children":null,"spread":false},{"title":"encode8b10b1.v <span style='color:#111;'>1.74KB</span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":" <span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • like_camel:
    dc报错,同一个always包含了阻塞赋值和非阻塞赋值,大佬方便改一下吗?急用2020-07-12
  • 准瘦子:
    不错的~~~~~~~~~~~2019-09-27
  • qq_35928890:
    都是代码还没能否跑起来2019-09-21

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明