数字钟要求显示时间、日期、闹钟设定时间。
利用切换按键进行年月日、时间、闹钟定时操作，三种形态均可用增减两个按键进行调整，对于选中的数码管调整位，通过闪烁表示已经选中，例如：首先切换至日期，选中表示“年”的数码管，那么选中的位进行0.5秒的闪烁表示选中，其次可通过增减按键进行数字的增减。
另外在按键消抖后，每次按键按下，蜂鸣器响表示已经按下；
设定的闹钟到时候，按下任何按键均停止蜂鸣器，若没有按键按下，蜂鸣器长响至1min时长后，自动停止
利用切换按键进行年月日、时间、闹钟定时操作，三种形态均可用增减两个按键进行调整，对于选中的数码管调整位，通过闪烁表示已经选中，例如：首先切换至日期，选中表示“年”的数码管，那么选中的位进行0.5秒的闪烁表示选中，其次可通过增减按键进行数字的增减。
另外在按键消抖后，每次按键按下，蜂鸣器响表示已经按下；
设定的闹钟到时候，按下任何按键均停止蜂鸣器，若没有按键按下，蜂鸣器长响至1min时长后，自动停止
2015/5/13 15:49:43
5.05MB
1
用verilog描述的i2c代码二线I2CCMOS串行EEPROM的设计是根据I2C协议，以及EEPROMAT24C02的datasheet来进行设计的。
基于I2C的设计很多，归根到底是控制SDA线及SCL线来让设备间进行通信。
它有固定的帧格式。
本设计中Sda数据线与各模块是通过寄存器来进行数据的输入输出。
EEPROM模块是进行行为级描述的，它是根据具体芯片来写的模仿逻辑，不可综合。
EEPROM_WR是读写控制程序，是通过开关组合电路和控制时序电路组成的。
开关组合电路其实就是选择在SDA及DATA上的数据，根据信号来选择输出。
具体的控制时序电路就是一个状态机来完成。
Signal模块是测试用的，以前只接触过一些简单的testbench,在这次实验中，由于testbench理解的不透彻，用modelsim仿真的时候地址和数据线处于不定态，但是整个的时序是正确的。
基于I2C的设计很多，归根到底是控制SDA线及SCL线来让设备间进行通信。
它有固定的帧格式。
本设计中Sda数据线与各模块是通过寄存器来进行数据的输入输出。
EEPROM模块是进行行为级描述的，它是根据具体芯片来写的模仿逻辑，不可综合。
EEPROM_WR是读写控制程序，是通过开关组合电路和控制时序电路组成的。
开关组合电路其实就是选择在SDA及DATA上的数据，根据信号来选择输出。
具体的控制时序电路就是一个状态机来完成。
Signal模块是测试用的，以前只接触过一些简单的testbench,在这次实验中，由于testbench理解的不透彻，用modelsim仿真的时候地址和数据线处于不定态，但是整个的时序是正确的。
2017/9/13 13:03:32
174KB
1
ACtiveHDL是一款很不错的仿真工具，界面十分敌对，很像vc。
网上流传很广的那个vhdl和verilog的英文动画教程就是他们做的。
这是我从网站上辛苦下载的最新的教程。
图文并茂，大家不妨看看
网上流传很广的那个vhdl和verilog的英文动画教程就是他们做的。
这是我从网站上辛苦下载的最新的教程。
图文并茂，大家不妨看看
2017/8/6 17:54:47
14.61MB
1
用verilog语言写的CPU，支持外部中缀与时钟中缀，并有中缀屏蔽和中缀嵌套，提供指令集文档与结构图。
其中指令集文档有CPU每一拍控制信号的详细说明。
其中指令集文档有CPU每一拍控制信号的详细说明。
2019/5/26 9:21:53
35KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB