首页 开发技术 硬件开发     /    除法器的Verilog实现

除法器的Verilog实现

上传者: qq_37089026 | 上传时间:2021/11/1 20:21:38 | 文件大小:3KB | 文件类型:rar
除法器的Verilog实现
包含有符号除法器以及无符号除法器的Verilog源码,同时带有tb文件用于仿真测试,在Vivado和Modelsim上验证经过

文件下载

资源详情

[{"title":"(4个子文件3KB)除法器的Verilog实现","children":[{"title":"DIV","children":[{"title":"DIV_tb.v <span style='color:#111;'>1.71KB</span>","children":null,"spread":false},{"title":"DIV.v <span style='color:#111;'>2.31KB</span>","children":null,"spread":false}],"spread":true},{"title":"DIVU","children":[{"title":"DIVU.v <span style='color:#111;'>2.12KB</span>","children":null,"spread":false},{"title":"DIVU_tb.v <span style='color:#111;'>1.72KB</span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

  • mjandapplee:
    不要上当,是错的,仿真根本不对,而且有符号和无符号代码都一样,骗子!!!2019-07-24
  • qq_35636740:
    具有一定的参考价值2019-05-11

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明