基于fpga的ppm位同步verilog代码

fpga ppm 位同步 verilog

基于fpga的ppm位同步verilog代码
基于fpga的ppm位同步verilog代码采用锁相环同步分为4部分，明晰明了，高频时钟为8倍频

文件下载

资源详情

[{"title":"（5个子文件3KB）基于fpga的ppm位同步verilog代码","children":[{"title":"Loop_Filter.v 2.93KB","children":null,"spread":false},{"title":"Num_creat.v 370B","children":null,"spread":false},{"title":"phase_detector.v 2.86KB","children":null,"spread":false},{"title":"bit_synchronize.v 718B","children":null,"spread":false},{"title":"clock_devide.v 825B","children":null,"spread":false}],"spread":true}]

评论信息

qq_28619031:

编译成功，不过还是先了解原理比较好2017-12-13
qq_28619031:

编译成功，不过还是先了解原理比较好2017-12-13
youyoubishui:

仿真波形可以实现，注意仿真的时候8倍频，但是目前暂时还没有看懂他的设计流程，没有注释看起来比较麻烦~2015-10-17
youyoubishui:

仿真波形可以实现，注意仿真的时候8倍频，但是目前暂时还没有看懂他的设计流程，没有注释看起来比较麻烦~2015-10-17
qq_27544037:

代码编译成功，但是没有注释，看起来很费力！2015-09-01
城之一隅:

代码编译成功，但是没有注释，看起来很费力！2015-09-01
chenhuyu:

锁相环同步的方法，好像还有不用锁相环的方法。2015-04-07
chenhuyu:

锁相环同步的方法，好像还有不用锁相环的方法。2015-04-07
u013685994:

很好的东西，感谢分享！2014-10-10
shao0285:

很好的东西，感谢分享！2014-10-10

其他资源

免责申明

【好快吧下载】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【好快吧下载】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【好快吧下载】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，8686821#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

基于fpga的ppm位同步verilog代码

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

一言

相关资源标签

热门下载

最新下载