本书根据课堂教学和实验操作的要求,以提高实际工程设计能力为目的,深入浅出地对EDA技术、VHDL硬件描述语言、FPGA开发应用及相关知识做了系统和完整的介绍,使读者通过本书的学习并完成推荐的实验,能初步了解和掌握EDA的基本内容及实用技术。
全书包括四部分内容。
第一部分对EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理做了介绍;
第二部分以向导的方式和实例为主的方法介绍了三种不同的设计输入方法;
第三部分对VHDL的设计优化做了介绍;
第四部分详述了基于EDA技术的典型设计项目。
各章都安排了习题和针对性较强的实验与设计。
书中列举的大部分VHDL设计实例和实验示例实现的EDA工具平台是QuartusII6.0,硬件平台是CycloneIIFPGA,并在EDA实验系统上通过了硬件测试
2021/9/16 23:46:36 6.86MB 潘  松  EDA
1
包括mp3编解码,各种算法,可以在FPGA上编译经过
2016/3/8 23:50:58 35KB mp3
1
通信零碎卷积编解码关于VHDL实现的具体代码及顶层建模
2018/2/5 19:11:17 779KB 卷积 VHDL
1
由2组m序列产生gold序列,然后选用不同的方式产生多组正交卫星编码信号,用于卫星通讯,m序列,gold序列产生可以看,vhdl代码
2019/3/24 5:55:01 620KB gold/m序列
1
比较老的VHDL书籍,但是书中的例子都很经典,且书中对每个例子的分析很透彻,对入门的新手还是很有协助的,欢迎下载!
2020/1/5 5:03:31 60.24MB VHDL入门解惑经典实例经验总结
1
大学期间做的一个课程设计,代码应该可以直接用
2015/4/6 18:05:26 131KB EDA VHDL 密码锁
1
(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。
(2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。
(3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能添加其功能。
2020/2/18 12:25:38 1.21MB VHDL CPU
1
设计一个串行数据发送器。
并行8位数据‘Z’载入发送器后,通过串行口‘X’输出。
具体要求如下1、信号‘load’用来指示数据载入能否完成。
当load变为1时,说明数据Z已经载入完成。
当load变为0时开始发送数据。
2、Z的低位先发送3、在发送Z之前先发送起始位‘0’4、Z发送完毕后,再发送奇偶校验位,(设计位偶校验位,即发送的8位数据+奇偶校验位9位数据‘1’的个数为偶);
然后再发送结束位‘1’;
5、结束位发送完毕,empty输出‘1’;
2021/2/5 11:50:52 213KB 串行发送器 并串转换 状态机 VHDL
1
altera_ug_fifo.pdfaudio_dac_fifo.rarFIFO中文应用笔记.pdfFIFO基础知识.docFPGASoPC软硬件协同设计纵横谈.pdfFPGA的VGA视频输出工程文件//freedev_vgaFPGA的VGA视频输出工程文件.rarFreeDevFPGA音频开发环境和平台构建.pdfNios系统基础上的UItraDMA数据传输模式.docSD_Card_Audio//Audio_DAC_FIFO_altera的ip核DE2_SD_Card_Audiosd_audio_aic23.rarSOPC中自定义FIFO接口与DMA数据传输.pdf什么是FIFO.doc关于fifo的一些概念其quartusII中IP的使用.doc在NIOS-II系统中AD数据采集接口的设计与实现.doc基于Avalon总线的TFTLCD控制器的设计.doc基于FPGA+PCI的并行计算平台实现.doc基于LPM的高速FIFO的设计.doc基于NiosII的图像采集和显示的实现.doc基于SOPC的扭振信号测量系统实现研究.doc基于嵌入式Linux的TFTLCDIP及驱动的设计.doc异步FIFO的VHDL设计.doc采用FPGA的高速数据采集系统.doc非IP核相关FIFO设计//FIFO技术在SDH数字交叉连接芯片设计中的应用.pdfKPCI-817数据采集卡.pdfPCI-8325光电隔离型模入接口卡技术说明书.docUSB7325高速光电隔离型模入数据采集模块技术说明书.doc一款低功耗异步FIFO的设计与实现.pdf一种异步FIFO的设计方法.pdf关于异步FIFO设计的探讨.pdf利用FPGA实现异步FIFO设计.doc基于DSP的高速数据采集与处理系统.pdf基于FPGA异步FIFO的研究与实现.pdf基于FPGA的异步FIFO硬件实现.pdf基于FPGA的异步FIFO设计.pdf基于FPGA的高速异步FIFO存储器设计.pdf基于VerilogHDL的异步FIFO设计与实现.pdf异步FIFO亚稳态问题.doc异步FIFO结构.pdf异步FIFO结构及FPGA设计.pdf怎样对FIFO、RAM读写.doc读写数据宽度不同的异步FIFO设计.PDF高速异步FIFO的实现.pdf
2021/2/7 8:09:37 12.71MB Altera FIFO SOPC IP
1
vhdl完成的8位全加器(循环/不循环)vhdl做的一个小玩意
2016/5/16 17:17:32 621KB vhdl
1
共 445 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡