使用VHDL语言编写,在ISE运转环境下实现了EDA上机考试的五个程序并进行了相应的仿真其中包括8为BCD码加法器多数表决器,计数器,移位寄存器,序列检测等
2016/4/5 15:54:46 1.59MB 计数器 序列检测 移位寄存器
1
vhdl写的rs232串口通信,很好用,曾经测试通过
2020/8/6 6:52:01 707KB vhdl 串口
1
这是一份完好的基于VHDL的交通灯设计的EDA课程设计报告。
2018/5/3 8:48:48 827KB VHDL 交通灯设计
1
现场可编程逻辑器件(FPGA)在高速采集系统中的应用越来越广,由于FPGA对采集到的数据的处理能力比较差,故需要将其采集到的数据送到其他CPU系统来实现数据的处理功能,这就使FPGA系统与其他CPU系统之间的数据通信提到日程上,得到人们的急切关注。
本文引见利用VHDL语言实现FPGA与单片机的串口异步通信电路。
整个设计采用模块化的设计思想,可分为四个模块:FPGA数据发送模块,FPGA波特率发生控制模块,FPGA总体接口模块以及单片机数据接收模块。
本文着重对FPGA数据发送模块实现进行说明。
2016/3/15 17:08:23 92KB FPGA 串行通信 单片机
1
一个用VHDL开发的RS422通讯程序,在ALTERAFLEXEPF10K上经过了测试(1)
2016/2/10 16:56:21 1.51MB vhdl 422 fpga
1
程序包括5个模块--1、时钟产生电路。
2、键盘扫描电路。
3、弹跳消弭电路。
4、清零电路。
5、键盘译码电路。
2019/9/22 18:51:19 5KB EDA
1
FPGA的串口驱动,用VHDL编写,基于RS232通讯协议
2015/9/5 20:05:11 908KB FPGA 串口 VHDL RS232
1
1、设计一个简易的八音符电子琴,可通过按键输入来控制音响。
2、演奏时可以选择是手演奏(键盘输入)或自动演奏已存入的乐曲。
3、能够自动演奏多首乐曲,且每首乐曲可反复演奏。
2015/2/12 15:02:17 5KB 电子琴
1
本文就是用VHDL语言来描述一个基于FPGA的数字闹钟系统的设计。
该数字闹钟系统具备精确计时,时间校准,定时闹钟等功能。
1
1.进行正常的时、分计时功能,二十四小时制计时2.由数码管显示24h、60min3.设置工夫4.整点报时5.闹钟功能
2022/10/11 14:35:01 4.7MB VHDL 闹钟开关 整点报时
1
共 445 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡