双通道12位AD采集,存储只SD卡。
Altera的EP4。
AD采集芯片使用的是AD9226。
2024/6/27 3:56:57 33.82MB FPGA
1
近年来,异构计算得到了业界的普遍关注。
作为高性能计算的一种主流解决方案,CPU+GPU的异构计算模式已经得到了产业界和学术界的广泛关注。
从2011年Altera公司发布支持利用OpenCL来开发FPGA的SDK工具以后,采用CPU+FPGA构成异构计算系统成为另一种具有竞争力的解决方案。
本书主要介绍了FPGA异构计算系统的基本架构和开发方法,并以多个不同的案例为读者展示了如何利用几种常用的优化方法来进一步提升系统性能。
本书既可以作为高性能异构计算领域研发者的参考书籍,也可以作为有兴趣掌握这一新技术的电子工程师、软件工程师或在校学生的入门教程。
2024/6/22 21:17:34 20.28MB FPGA OPENCL
1
这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏,工程建立在altera的quartusii上,提供了一种比较好的编程思路,可以根据该程序的思想写出更多的游戏作品。
2024/6/21 15:27:11 10.77MB FPGA 别踩白块儿 游戏
1
fpga入门示例,verilog代码,在开发板演示,非常方便上手
2024/6/21 9:53:13 2MB ArcGIS
1
友晶体科技为ALtera公司开发的DE10套件的用户手册。
2024/6/13 6:08:07 6MB Altera FPGA 开发
1
很好的modelsim教程,适合初学者快速入门还有介绍alteraFPGA的modelsim仿真免费的资料到哪里去找还不快下载!
2024/6/7 3:45:09 2.95MB modelsim verilog vhdl 仿真
1
AlteraFPGACyclone_V_E原理图和封装库,包含所有CycloneV_E器件,和完整的原理图和封装库,强烈推荐。
2024/5/18 3:19:56 230KB Altera Cyclone_V_E 原理图库 封装库
1
黑金FPGA原创教程ALTERAVerilogHDL篇适用平台型号:AX301/AX4010包含30个章节,例程详细,简单易懂
2024/5/8 18:27:51 17.1MB altera verilog ax301
1
本实例代码,描述了基于alteracycloneIVE(EP4CE30F23C8)的DAC输出,三角波,1KHz
2024/4/16 1:56:35 3.26MB FPGA DAC输出 cyclone IV
1
数字滤波器的MATLAB与FPGA实现(第二版)——AlteraVerilog版配套光盘,第一版的配套光盘请在站内自行搜索。
2024/3/25 20:46:09 43.62MB Matlab FPGA 数字滤波器
1
共 128 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡