epm24072路三色LED灯板流水显示cpld逻辑VERILGO源码，器件位ALTERA-CPLDEPM240T100C5,quartusii10.1逻辑源码工程文件。
2025/3/27 8:20:54
242KB
1
QuartusII15.0windows版本crack和谐文件
2025/3/6 11:06:04
1.56MB
1
基于FIR数字滤波器的原理和层次化、模块化设计思想，结合Altera公司的CycloneII系列FPGA芯片，提出了FIR数字滤波器的实现硬件方案，给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤，仿真及实际测试结果验证了设计方案的正确性，与传统的数字滤波器相比，本文设计的FIR数字滤波器具有更好的实时性、灵活性和实用性。
2025/2/4 2:07:28
1.27MB
1
UART串口32路fpga开关控制电路protel99se原理图+封装，VerilogFPGA控制逻辑工程源码+说明文档资料,资料提供RPOTEL版原理图及PCB器件封装（项目中PCB为2层板，PCB版图不于提供）系统主要硬件包括1、核心部件为ALTERA公司的MAXII系列CPLD，型号为EPM1270T144C5，串口通信逻辑及系统功能都以VERILOG语言实现，串口波特率为115200K2、该硬件支持16路设备的测试，同时提供扩展接口，通用硬件级连可以实现32路设备的应用测试。
3、每一路设备对应一个模拟开关和一个共阳极红率双色LED灯，模拟开关来控制设备的上下电，双色LED灯
3、每一路设备对应一个模拟开关和一个共阳极红率双色LED灯，模拟开关来控制设备的上下电，双色LED灯
2025/1/31 16:05:55
2.9MB
1
Altera_stratixVGX_5sgxea7nf45fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
2024/12/24 5:25:24
272.91MB
1
最简单的办法就是把别人破解完全的dsp_builder安装目录下的两个dll文件覆盖到自己的目录下，如D:\altera\11.0\quartus\dsp_builder\bin下面的PortMangager.dll和SimgenExport.dll两个文件复制到自己目录下即可，其实破解器.exe主要就是破解了这两个文件，而license都大同小异，只要改下hostid可以用于不同版本不同主机上。
2024/12/6 16:07:30
1.66MB
1
这是我用Matlab的HDLCoder工具，然后结合Altera的CycloneII芯片FPGA视频图像开发平台仿真调试，这是最终版的源代码。
为省去大家纠结的痛苦，请注意：pixelin是像素输入；
x_in，y_in分别是像素点坐标位置；
clkenble是时钟使能；
width，height分别是图像的宽和高；
pixelout是输入像素点对应的均衡化因子，用它*255/(width*height)就是均衡化后的像素值；
为省去大家纠结的痛苦，请注意：pixelin是像素输入；
x_in，y_in分别是像素点坐标位置；
clkenble是时钟使能；
width，height分别是图像的宽和高；
pixelout是输入像素点对应的均衡化因子，用它*255/(width*height)就是均衡化后的像素值；
2024/11/21 11:49:43
16KB
1
数字滤波器的MATLAB与FPGA实现：ALTERA/VERILOG版2015-03-01版pdf格式带目录
2024/10/11 20:03:14
69.13MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB