使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器，并使用Modelsim进行仿真。
2024/5/3 20:25:36
5.89MB
1
FPGA与测温芯片DS18B20的通信实现，用verilog语言编写。
有实际验证过的工程，有实验报告，有DS18B20的资料，适合快速了解。
有实际验证过的工程，有实验报告，有DS18B20的资料，适合快速了解。
2024/4/29 11:40:16
1.15MB
1
本文用Verilog语言实现了汉明码的编码和译码。
在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器，写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。
在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器，写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。
2024/4/21 5:50:56
323KB
1
该文件为QuartusII的工程文件，是直方图均衡图像增强的硬件实现，使用verilog编写。
共4个子模块，总共6个输入输出引脚，输入：clk为时钟引脚，rst是复位信号*（高位有效），imagesize是ROM中存储灰度图的像素个数。
输出：error是错误信号，image是经过处理后的输出像素灰度，req是处理完成的信号，在req为高是，image输出有效。
共4个子模块，总共6个输入输出引脚，输入：clk为时钟引脚，rst是复位信号*（高位有效），imagesize是ROM中存储灰度图的像素个数。
输出：error是错误信号，image是经过处理后的输出像素灰度，req是处理完成的信号，在req为高是，image输出有效。
2024/2/7 0:40:39
3.38MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB