首页 开发技术 硬件开发     /    Verilog实现高低电平噪声滤波

Verilog实现高低电平噪声滤波

上传者: damofei | 上传时间:2024/10/8 17:27:38 | 文件大小:277KB | 文件类型:docx
Verilog实现高低电平噪声滤波
本模块实现高低电平噪声滤波功能,即将高电平和低电平持续时间低于阈值的脉冲都滤除。
程序首先滤除高电平噪声,而后滤除低电平噪声。
输出脉冲与输入脉冲间有两个阈值长短的时间延迟。
程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。
程序中高低电平的阈值取的一样,可分别设置。
敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
本软件ID:9388916

文件下载

资源详情

-硬件开发

评论信息

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明