用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下
2024/11/3 22:55:31
9.74MB
1
用verilog语言实现电子琴，输出接蜂鸣器或扬声器，顶层模块调用音调模块、音符模块、分频模块。
演奏的乐曲为致爱丽丝（献给爱丽丝）。
乐曲的乐谱及其每个音符对应的节拍长度保存在两个txt文本中
演奏的乐曲为致爱丽丝（献给爱丽丝）。
乐曲的乐谱及其每个音符对应的节拍长度保存在两个txt文本中
2024/10/8 10:18:39
4KB
1
在quartus2中使用Verilog语言编写的简单自动售货机程序优点：语句简单易读，功能完全缺点：输出有干扰乱码。
2024/9/25 11:51:43
909KB
1
基于Verilog语言，用FPGA设计实现一种QPSK调制系统，生成一个5级m序列作为输入信号进行测试，为输入信号进行测试，并在Chipscope中观察各信号波形，分析该系统的正确性。
2024/9/24 16:42:06
343KB
1
洗衣机控制器的要求1）设计一个电子定时器，定时时间为99秒，控制洗衣机作如下运转：启动→正转20秒→暂停10秒→反转20秒→暂停10秒→定时时间未到回到“正转20秒→暂停10秒→……”，定时到则停止；
2）若定时到，则停机发出LED全亮作为指示信号；
3）用数码管显示洗涤的剩余时间（秒数），按倒计时方式对洗涤过程作计时显示，直到时间到，停机；
洗涤过程由按下按键开始；
用LED0、LED3、LED6分别表示“正转”、“暂停”、“反转”三个状态，按复位键返回初始状态。
FPGA芯片为XILINX的XC7A100T，软件版本vivado2018.2，程序已经写好绑上自己的管脚就能用，里面有debug和testbench调试程序。
2）若定时到，则停机发出LED全亮作为指示信号；
3）用数码管显示洗涤的剩余时间（秒数），按倒计时方式对洗涤过程作计时显示，直到时间到，停机；
洗涤过程由按下按键开始；
用LED0、LED3、LED6分别表示“正转”、“暂停”、“反转”三个状态，按复位键返回初始状态。
FPGA芯片为XILINX的XC7A100T，软件版本vivado2018.2，程序已经写好绑上自己的管脚就能用，里面有debug和testbench调试程序。
2024/8/29 5:25:01
22.48MB
1
Xilinx公司的spartan3e开发板LCD例程，采用Verilog语言编写，对于初学者来说是很好的学习例程。
2024/8/12 1:14:08
128KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB