基于FPGA的出租车计价器设计verilog源代码
2023/12/3 4:21:55 2.85MB FPGA 出租车计价器 verilog源代码
1
用verilog实现除法器,减少对timing的影响,用减法实现。
适合初学者。
2023/12/2 7:24:16 417KB verilog 除法器 可综合 减法实现
1
设计一个基于开发板的通信系统,要求在给定的开发板DE10-Lite上,完成以下任务:1)完成数模转换、四进制调制解调(fsk);
2)载波是正弦波,频率硬件可调。
2023/11/30 19:14:08 9.81MB fpga verilog fsk 调制解调
1
自己写的代码,通过验收和后期的考试;
注释清楚,可扩展性强,方便的添加指令;
cpu架构绝对一级棒。
2023/11/30 16:46:57 369KB cpu verilog quartus 东南大学
1
HDB3解码Verilog程序源码,hdb3_decode.v,modulehdb3_decode(rst_n,clk,hdb3_in,hdb3_dec,fifo_dec);inputrst_n,clk;input[1:0]hdb3_in;outputhdb3_dec;output[9:0]fifo_dec;
2023/11/30 11:51:26 425KB HDB3解码
1
利用FPGA驱动ov7670,将采集到的视频流存放到SDRAM中,通过VGA进行读取显示,显示分辨率640*480(60hz),经过下板验证,采集图像清晰流畅,达到了基本要求。
该工程所有代码全部独立完成。
此设计是基于EP4C10F17C8开发板,可直接下板使用。
其他开发板只需略做修改就可使用。
2023/11/30 4:51:29 54.33MB FPG 摄像
1
采用verilog编写的DS18B20测温程序,包含数码管显示模块
2023/11/28 12:45:50 3.73MB FPGA DS18B20
1
[免费免费]Verilog代码占空比测量,实时读取数据,实时变化
2023/11/27 18:21:39 946B Verilog计算占空比
1
用verilog编写的sigma-deltaadc例子应用在计量类adc产品
2023/11/25 23:38:32 4KB verilog sigma-delta adc
1
该源码包含详细注释,并附上全部设计测试记录,在本人的博文中也有介绍,欢迎需要的朋友下载,并希望能多多交流,分享,一起学习、探讨!
2023/11/21 3:21:45 8.54MB Verilog HDL FPGA UDP/IP
1
共 739 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡