基于Verilog的低功耗矩阵键盘扫描设计,电路处于低功耗模式,在检测到有按键按下时,开始正常工作并扫描按键,判断是哪个按键被按下,得出键值后再次进入低功耗模式。
2023/11/21 2:16:30 3KB fpga 矩阵键盘 低功耗模式 verilog
1
xilinx的音频重采样模块Verilog源码,可以实现任意采样率的转换,供大家学习。
2023/11/19 1:41:43 24KB asrc 音频重采样 Verilog
1
这是光通信中PPM调制方式中的时钟分频程序,此程序使用Verilog语言编程,并且编译成功,希望对大家有所帮助
2023/11/18 22:16:49 383KB 分频程序
1
wireclr,clkp,btnall;wire[3:0]bn;wire[31:0]sw;assignsw='h55556666;assignbtnall=btn[0]|btn[1]|btn[2]|btn[3]|btn[4]|btn[5]|btn[6]|btn[7];assignbn[3]=btn[7];assignbn[2]=btn[3]|btn[4]|btn[5]|btn[6];assignbn[1]=btn[1]|btn[2]|btn[5]|btn[6];assignbn[0]=btn[0]|btn[2]|btn[4]|btn[6];clock_pulseU1(.inp(btnall),.cclk(mclk),.outp(clkp)
2023/11/18 12:03:55 1KB FPGA
1
使用verilog设计一个电子时钟,基于xilinx开发板,可实现数码管的显示,调时等功能
2023/11/15 17:07:10 689KB verilog
1
SVM经典分类器设计材料及VerilogPython代码,可用于设计参考
2023/11/15 6:57:10 908KB SVM FPGA Verilog
1
本ppt是本人学习AD9361的阶段性总结,讲述了AD9361的数据接口的几种工作模式,对其时序图以及相关引脚做了较为详细的说明。
相关的verilog代码已经完成,如果有需要,可以相互学习交流。
本人乐于交流学习。
2023/11/14 8:03:24 1.33MB AD9351接口
1
由100mhz的分频为1mhz时钟和62.5k的时钟
2023/11/12 23:50:16 12KB 分频器
1
北航计算机组成课程设计支持20条指令的流水线CPU的Verilog代码实现,内包含源代码和相应的测试文件
2023/11/10 0:38:15 31KB 流水线CPU
1
模块功能说明:LED灯0和灯1闪烁,复位后亮,1秒后灭,1秒后亮,循环。
2023/11/9 11:43:06 773B led闪烁
1
共 739 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡