看到大家都在用特权同学的sdram控制器代码来学习sdram原理但是基本没有拿来就能用的版本，能用modelsim仿真的版本就更加的少见了，于是用了两三天的时间好好调试了一下特权老师的代码能用modelsim仿真了，但是没有在真正的硬件上跑起来，期间在网上发现了一个非常不错的verilog调试工具--debussy非常棒的工具。
有了debussy这个利器我才有心情深入下去一点点的调试下去终于弄清楚了sdram的原理。
真心希望大家可以尝试一下debussy这个工具。
有了debussy这个利器我才有心情深入下去一点点的调试下去终于弄清楚了sdram的原理。
真心希望大家可以尝试一下debussy这个工具。
2024/8/3 6:53:10
175.31MB
1
产生的信号可以是正弦波或方波、三角波、锯齿波；
可以用SignalTap逻辑分析。
可以用ModelSim仿真。
全部打包在文件中。
工程适用版本为QuartusII13.0，不可低于该版本。
原理：采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。
此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。
本实验在设计的模块中，包含以下功能：（1）通过freq信号输入需要的频率的值；
（2）通过wave_sel信号选择所需的波形；
（3）通过amp_adj信号选择波形放大的倍数。
在该设计中，包含3个模块：频率控制器，根据输入的频率值输出步进值step_val。
相位累加器，根据步进值step_val控制对应地址的变化。
波形放大器，对rom输出的数据进行放大。
可以用SignalTap逻辑分析。
可以用ModelSim仿真。
全部打包在文件中。
工程适用版本为QuartusII13.0，不可低于该版本。
原理：采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。
此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。
本实验在设计的模块中，包含以下功能：（1）通过freq信号输入需要的频率的值；
（2）通过wave_sel信号选择所需的波形；
（3）通过amp_adj信号选择波形放大的倍数。
在该设计中，包含3个模块：频率控制器，根据输入的频率值输出步进值step_val。
相位累加器，根据步进值step_val控制对应地址的变化。
波形放大器，对rom输出的数据进行放大。
10.14MB
1
很好的modelsim教程,适合初学者快速入门还有介绍alteraFPGA的modelsim仿真免费的资料到哪里去找还不快下载!
2024/6/7 3:45:09
2.95MB
1
基于Verilog的ad7606的8通道并行同步采样，20K采样率（可调)，modelsim仿真通过,包含仿真结果图
2024/5/26 17:54:14
8.24MB
1
本文首先利用MATLAB产生两个频率不一样的正弦信号，并将这两个正弦信号相加，得到一个混叠的波形；
然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。
绝对原创。
然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。
绝对原创。
2023/6/28 18:05:57
1.08MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB