开发FPGA的人应该都知道这个牛人HDL语言的经典论文

使用qurtusII9.1设计并下载到SmartSOPC实验系统中。
本实验利用QuartusII软件，结合所学的数字电路的知识,采用自顶向下的分析方法。
首先分析了多功能数字钟的设计要求、所需实现的功能，然后分析了实现每个功能所需要的基础模块，最后进一步分析了各种基础模块。
在具体设计时，采用的是自底向上的设计方法。
首先设计各种基础模块，然后设计各种功能模块，最后进行综合设计。
本次设计除了实现基本的时钟电路外，还实现了整点报时、闹钟、日期、星期、秒表等多种功能：1．设计一个具有校时、校分，清零，保持和整点报时等功能的数字钟。
基于QuartusⅡ软件或其他EDA软件完成电路设计。
2．对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。
3．完成顶层电路原理图的设计，编写相应功能模块的HDL设计程序。
4．对该电路系统进行功能仿真。
5．根据EDA实验开发系统上的FPGA芯片进行适配，生成配置文件或JEDEC文件。
6．将配置文件或JEDEC文件下载到EDA实验开发系统。
7．在EDA实验开发系统上调试、验证电路功能。

设计与验证：Verilog+HDL(清晰带书签)设计与验证：Verilog+HDL(清晰带书签)

DSP算法架构及设计，内容为基于systolic的上三角矩阵求逆电路的实现，里面有详尽的MATLAB/SIMULINK仿真模型，及HDL代码和在modelsim中的仿真程序，非常不错的。

EDA（ElectronicDesignAutomation）电子设计自动化技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。
EDA技术使得设计者的工作仅限于利用软件的方式，即利用既定描述语言和EDA软件来完成对系统硬件功能的实现。
不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，它应该是一综合性学科，它融合多学科于一体，又渗透于各学科之中，它打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。
CPLD即复杂可编程逻辑器件，早期CPLD是从GAL的结构扩展而来，但针对GAL的缺点进行了改进，因此可用于各种现实生活中的应用，比如说本次课程设计数字跑表。

Active-HDL是集成VHDL，Verilog，EDIF，SystemC开发环境。
它由设计工具，VHDl&Verilog;编译器，单仿真内核，调试工具，图形仿真和资源、库等管理工具，可让用户运行仿真，综合，实现，以及第三方工具。

VerilogHDL是一种硬件描述语言（HDL:HardwareDescriptionLanguage），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

HDL-Coder详细教程，有详细例子，源于官方例程，中文教程

modelsim-win64-2019.2-se是最新一款Mentor公司推出的专业的HDL语言仿真软件，提供强大的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
Modelsim全面支持VHDL和Verilog语言的IEEE标准，支持C/C++功能调用，并采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。

基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL，VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。