基于vhdl的cpu设计,使用quartus2编写的,有详细的设计代码和说明文档,以及使用的说明实例
2024/1/4 18:07:08 3.66MB vhdl cpu设计 quartu
1
简单的CPU设计,采用QuartusⅡ软件实现。
压缩包中有每个元件的设计,也有最终的CPU(压缩包中名为middle)
2023/12/19 13:22:05 1.76MB CPU,指令集,流水线,QuartusⅡ
1
自己写的代码,通过验收和后期的考试;
注释清楚,可扩展性强,方便的添加指令;
cpu架构绝对一级棒。
2023/11/30 16:46:57 369KB cpu verilog quartus 东南大学
1
自己写的,基于MIPS架构的单周期CPU。

2023/11/26 8:03:55 691KB MIPS FPGA 单周期 CPU
1
基于vhdl的cpu设计,使用quartus2编写的,有详细的设计代码和说明文档,以及使用的说明实例
2023/11/24 21:07:18 3.64MB vhdl cpu quartus
1
BUPT,计算机学院大二下暑期小学期开设的计算机组成原理课程设计,完整源代码+报告整合资源包(计算机学院-大二下-硬连线控制器的设计)
1
组成原理实验课,包含十六条指令实现,完整的代码以及详细的实验报告,是本人实验课的作业
1
计算机组成课程作业源码。
MIPS单周期/多周期流水线设计,多周期流水线实现了数据冒险,控制冒险。
代码结构清晰,欢迎交流讨论。
1
基于vhdl实现了一个简单cpu,内部帮助文档有指令集说明,以及硬件的顶层设计图
2023/8/26 18:31:06 2.51MB fpga cpu vhdl
1
里面有多周期和流水线CPU的VERILOG代码实现,适合学习计算机原理课程设计
2023/8/18 9:14:36 203KB CPU设计
1
共 46 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡