通过FPGA控制12位高性能AD采样芯片AD9235,进行AD转换。
2024/3/15 6:52:04 6.22MB FPGA AD转换
1
可以添加到visio里用来画波形图,特别适合做fpga开发设计。
十分方便开发者使用Visio设计时序图。
2024/3/13 20:21:43 139KB Visio时序图 FPGA时序图
1
该程序是基于FPGAverilogHDL设计的一个流水呼吸灯的设计(4个LED实现流水和呼吸的效果),适合初学者学习,博客:https://blog.csdn.net/qq_40261818/article/details/81360202
2024/3/12 2:45:11 1KB FPGA verilog 流水灯 呼吸灯
1
今天小编专门以创龙科技的TL6678F-EasyEVM评估板为例为大家详细讲解一款TIKeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与XilinxKintex-7FPGA处理器设计的高端异构多核评估板,如何进行DSP(数字信号处理)RTOS(实时操作系统)案例开发,为了方便大家学习与查阅。
由于篇幅过长,将分为几个章节为大家讲解。
请留意后续发文!感谢大家的支持与厚爱!
1
本文设计了一种基于数字信号处理器(DSP)的FSK调制和QPSK调制的实现方法。
在这个数字调制系统中,DSP通过查表的方式输出调制波形数据。
而FPGA则作为DSP与高速数模转换芯片之间的数据缓冲环节而存在,它从DSP接收波形数据,经过处理后将数据送给数模转换芯片并最终得到模拟调制信号。
设计对上述方法的可行性做了分析和论证,并在硬件平台上实现FSK和QPSK调制得到正确的调制信号。
1
基于FPGA的RSA加密算法的实现,硬件加速
2024/3/5 12:41:47 115KB FPGA,RSA
1
基于ZYNQ的FPGA开发基础入门希望对大家有所帮助,同时大家也可以交流一下对FPGA的开发心得
2024/3/5 7:33:43 8.98MB FPGA基础
1
使用FPGA实现的sata控制器,sataIP内核适合初学者学习
2024/3/4 22:31:01 1.44MB SATA控制器
1
基于FPGA的电子时钟设计,具有调时、整点报时等功能。
用简单的计数和进位的功能实现、用6位数码管显示。
2024/3/4 12:12:33 287KB FPGA 时钟 Verilo
1
使用Altera的DE2开发板附件包含完整工程以及一份设计报告功能如下:在VGA显示器上显示14个钢琴白键以及10个钢琴黑键;
使用PS/2接口的键盘控制VGA显示器上钢琴键的按下;
使用开发板上的4Mflash存储器存储14个白键对应的wav格式的音频文件,并利用NiosII处理器核对键盘输入的数据进行处理,控制音乐的播放。
2024/3/2 16:33:17 7.05MB FPGA 钢琴设计
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡