使用VerilogHDL编写的串口通信的程序,在ML605上运转
2016/8/21 9:45:51 801KB ML605 Virtex-6 uart
1
利用VerilogHDL编写时钟激励,vivado仿真工程,可直接使用于实际开发中。
1
基于FPGA的中频电子琴通过八个按键来控制发声,外接喇叭或者蜂鸣器可以本人编写曲目来进行演奏
2016/4/7 19:07:28 1KB FPGA verilog 电子琴
1
VerilogHDL设计与实战配套PDF完好共两部分,这是第一部分用2345好压解压
2016/8/1 21:33:13 200MB 10分
1
利用VerilogHDL写的SRAM读写详细代码,有详细的正文。
2017/2/22 4:51:55 466KB SRAM 读写
1
EDA技术适用教程-VerilogHDL版(第四版)课件-潘松
2017/6/27 18:42:35 24.74MB verilog EDA ppt
1
verilogHDL言语,FPGA在12864上写诗
2018/8/9 8:05:47 812KB FPGA 12864 verilog
1
VerilogHDL那些事-整合篇是VerilogHDL那些事儿-建模篇与VerilogHDL那些事儿-时序篇的姊妹篇,可以一同看看,初学必备
2016/8/27 20:32:12 15.19MB FPGA 整合
1
用Verilog完成的SVPWM算法!!
2017/9/2 8:57:18 3.18MB SVPWM
1
VerilogHDL编写的FPGALCD12864液晶显示,实测经过
2016/1/11 2:30:12 271KB FPGA
1
共 180 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡