首页 开发技术 硬件开发     /    查表法乘法器verilogHDL设计代码及其测试文件

查表法乘法器verilogHDL设计代码及其测试文件

上传者: reborn_lee | 上传时间:2016/10/14 13:55:29 | 文件大小:967B | 文件类型:rar
查表法乘法器verilogHDL设计代码及其测试文件
查找表乘法器就是将乘积放在存储器中,将操作数作为地址访问存储器,得到的输出结果就是乘法器的运算结果。
这种乘法器的运算速度就等于所使用的存储器的速度,普通用于较小规模的乘法器。

文件下载

资源详情

[{"title":"(2个子文件967B)查表法乘法器verilogHDL设计代码及其测试文件","children":[{"title":"lookup_mult.v <span style='color:#111;'>1.47KB</span>","children":null,"spread":false},{"title":"lookup_mult_tb.v <span style='color:#111;'>428B</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • qq_18239447:
    不推荐下载,网上有免费的:https://blog.csdn.net/sinat_37532077/article/details/551900032019-09-06
  • 相量子:
    不推荐下载,网上有免费的:https://blog.csdn.net/sinat_37532077/article/details/551900032019-09-06

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明