XilinxSpartan-3E上实现31条MIPS指令流水线CPU代码用VerilogHDL编写，含UCF文件和原理阐明图，如有错误请联系邮箱zjuwh@sina.cn指正，谢谢。
2021/3/21 3:43:11
139KB
1
XilinxSpartan-3E上实现31条MIPS指令流水线CPU代码用VerilogHDL编写，含UCF文件和原理阐明图，如有错误请联系邮箱zjuwh@sina.cn指正，谢谢。
2020/11/6 18:08:43
139KB
1
在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34
389KB
1
在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34
389KB
1
个人课程作业，基于VerilogHDL的数字时钟设计，包括源代码和设计报告，供交流学习运用。
如有运用，请注明出处。
如有运用，请注明出处。
2018/5/4 18:48:12
212KB
1
计算机组成原理课设要求做的54条cpu用verilogHDL在vivado上编写的MIPS指令集的cpu，可以在N4板上下板运行，具体指令再实验报告和test文件夹中有cputest文件夹是测试指令，在前仿真cpu时可以读取这些txt文件中的指令到内存中去，将结果输出到指定文件中，再与文件夹中的答案对比验证用于前仿真的测试代码与最终的下板代码会有一点差异（关于频率和文件读写等），都是正文掉的，简单修改即可两个实验报告中有比较详细的cpu设计图作为参考
2021/3/9 9:12:40
36.44MB
1
计算机组成原理课设要求做的54条cpu用verilogHDL在vivado上编写的MIPS指令集的cpu，可以在N4板上下板运行，具体指令再实验报告和test文件夹中有cputest文件夹是测试指令，在前仿真cpu时可以读取这些txt文件中的指令到内存中去，将结果输出到指定文件中，再与文件夹中的答案对比验证用于前仿真的测试代码与最终的下板代码会有一点差异（关于频率和文件读写等），都是正文掉的，简单修改即可两个实验报告中有比较详细的cpu设计图作为参考
2021/3/9 9:12:40
36.44MB
1
采用verilogHDL编写，高精度频率计，精度小于0.5%，测量范围1Hz~1MHz，采用LCD1602显示，代码带有完好注解。
2016/7/18 17:32:02
2.73MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB