用Quartus写的流水灯程序,是整个工程,解压后可直接运用。
2023/3/5 1:07:57 2.98MB Quartus Veriloge 流水灯
1
quartus环境下工程,本人写的sipo和piso两个模块,用verilog分别实现串并转换和并串转换,通俗易懂
2023/2/18 13:07:18 332KB 串并转换 并串转换 Verilog
1
Quartus软件入门及双向数据流总线的计划;计划一个8位位宽的双向数据总线,由使能端S控制总线数据流向,当S=00,C的数据赋给A;
当S=01,A的值赋给C;
S为其他值时,B的数据赋给C。
用VHDL编程计划该双向数据总线,并观察的仿真波形结果验证双向总线的功能。
2023/2/9 0:08:32 187KB 双向数据流总线
1
本人写的Quartus||仿真的秒表,已经验证过了的
2023/1/27 2:58:31 23KB VHDL 秒表
1
第1章概述 31.1SOC与SOPC技术简介 31.1.1SOC单片系统 31.1.2SOPC及其技术 31.2嵌入式系统简介 31.2.1嵌入式系统的概念与组成 31.2.2嵌入式系统的特点与应用 31.2.3嵌入式系统的发展趋势 3第2章FPGA设计基础 42.1QuartusII综述 42.1.1软件特点 42.1.2用户界面 42.2QuartusII设计流程 72.3流水灯的FPGA设计 82.4使用嵌入式逻辑分析仪进行实时测试 162.5FPGA内部存储器设计 202.6嵌入式锁相环altPLL宏功能模块调用 24第3章优化设置与时序分析 273.1Setting设置 273.2时序设置与分析 273.3分析结果查看 27第4章第三方EDA工具 284.1概述 284.2仿真工具ModelSim的使用 284.3ModelSim和QuartusⅡ联合使用 40第5章基于FPGA的DSP开发技术 415.1Matlab/DSPbuilder及其设计流程 415.2DSPBuilder的安装与注册 425.3基于MATLAB/Simulink模块的FIR滤波器设计与仿真 425.3基于IP核的FIR滤波器设计与仿真 54第6章SOPC设计基础 586.1NiosII处理器结构 586.2Avalon总线规范 696.3NiosII硬件开发 1056.4NiosII软件开发 1236.5HAL系统库 142第7章NiosII外设及其编程 1437.1PIO 1447.2UART 1497.3定时器 1557.4片内存储器 1597.5SDRAM控制器 1597.6Flash 1637.7DMA控制器 1637.8SPI 1687.9简单NIOSII系统建立 173第8章NiosII深入设计 1748.1定制NiosII用户指令 1748.2自定义Avalon从组件 1838.3NiosII多处理器系统 1838.4中缀处理 183
2023/1/25 0:07:13 4.62MB FPGA上建立SOPC
1
matlab产生正弦波及.mif文件的程序生成正弦波rom表,输出为.mif格式,quartus可直接调用,有详细正文
2023/1/17 17:44:03 953B matlab 正弦波 .mif quartus
1
quartus教程详解,详细的引见了软件的使用方法quartus教程详解,详细的引见了软件的使用方法
2023/1/14 15:22:25 2.79MB vhdl
1
QuartusII9.1破解器将其拷贝到QuartusII9.1安装目录:如D:\altera\91\quartus\bin下点击破解便可
2021/11/16 20:20:20 14KB QuartusII 9.1 破解器
1
里面采用了菜单结构(这里编程需要一定得c语言编程技巧与数据结构知识),使得愈加友好,功能层次也更明显,便于操作。
其中还包括了LCD12864液晶的字符输入,光标闪烁,删除字符等功能这里我上传了整个工程源码(因为里面包括很多源码文件,我没法一一在这里贴出来),包括Quartus的verilog源码和c语言源码,你可能不能直接运行,需要修改一些配置路径,自己百度看看如何修改吧,有什么疑问也可以联系我但是里面的源码的思路特别是c语言部分完全可以借鉴的---------------------作者:biao2488890051来源:CSDN原文:https://blog.csdn.net/kangkanglhb88008/article/details/84073780版权声明:本文为博主原创文章,转载请附上博文链接!
2020/7/6 9:22:20 20.48MB FPGA nios LCD12864 UART C语言菜单
1
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已经在Altera的CycloneIII的DE0板子上试验成功验证),所有代码均在此txt文档里面,只不过里面调用了三个rom查找表(地址宽度10bit,数据宽度10bit)只需要你本人加进去就行了(Quartus里面有这个模块)。
我的板子验证时能跑到16M,系统时钟最好选高一点,我选的是150M,呵呵
2016/10/14 13:56:30 15KB FPGA DDS
1
共 133 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡