有用单片机实现的,arm做得,fpga做得,等等,从期刊上下载了很多,无奈网络太差,只好一个个上传,你们可以捡需要的下,如有特殊需要也可加我QQ:790930725
2025/3/30 14:07:37 530KB 智能小车
1
基于FPGA的数字电子钟和闹钟设计,内附源码,及PPT教程。
2025/3/29 9:15:26 30.77MB FPGA
1
基于FPGA的数字视频转换接口的设计与实现
2025/3/29 0:47:27 762KB FPGA 数字视频
1
课程设计交通灯控制fpga基于fpga的课程设计
2025/3/26 18:31:55 1.45MB 交通灯 fpga verilog
1
FPGA数字电子系统设计与开发实例导航源代码
2025/3/25 10:03:47 1.5MB fpga A数字电子系统设计
1
基于FPGA信号发生器的设计,本人的论文,用了一个月写出的,
2025/3/25 8:10:04 2.41MB 本人的论文分享一下
1
在使用fpga设计sdram控制器时,可以通过官方的sdram仿真模型对verilogHDL设计的sdram控制器进行仿真,仿真可以得到相应的输出信息,比如初始化进度。
本资源为镁光官方的仿真模型,需要修改.vh文件为.h,然后在sdr文件中也把.vh修改成.h,最后在新的.h文件中加入你的sdram的型号,比如`definesg6a`defineden128Mb`definex16将sdr文件添加到仿真模型,下面是仿真的初始化部分的运行结果。
#Note:CycloneIVEPLLlockedtoincomingclock#Time:60.0nsInstance:top_tb.top.PLL.altpll_component.cycloneiii_pll.pll3#top_tb.sdr:attime200465.0nsAREF:AutoRefresh#top_tb.sdr:attime200565.0nsAREF:AutoRefresh#top_tb.sdr:attime200665.0nsLMR:LoadModeRegister#top_tb.sdr:CASLatency=2#top_tb.sdr:BurstLength=8#top_tb.sdr:BurstType=Sequential#top_tb.sdr:WriteBurstMode=ProgrammedBurstLength
2025/3/23 7:43:45 12KB sdram verilog 仿真模型 fpga
1
文档为XC7K160T原理图,包括DDR3、复位、加密等,可以作为设计参考。
XC7K160T主要两个接口,一路连接CMOS摄像头,另外一路连接DSP,数据流向是CMOS摄像头到FPGA到DSP。
2025/3/21 6:34:28 1.72MB Kintex7 XC7K160T 原理图
1
为从信号源上提高LFMCW测距雷达前端发射信号的调频线性度,改善雷达测量精度,设计了一种基于FPGA的LFMCW测距雷达调制信号源,并完成了软硬件设计与实现。
调制信号源以FPGA为控制核心,DA转换器为主要外围设备。
编写VHDL语言编程产生数字调制波形,利用DA转换器转换为模拟信号,经过低通滤波器和放大器,输出驱动雷达前端的模拟调制电压信号。
实验结果表明,该设计实现灵活,输出的调制电压信号波形稳定可靠,能够驱动多种雷达前端。
1
可以直接将图片生成Mif文件,作为FPGA的ram或者rom的输入测试文件,也可以将txt文件转化成mif文件,很是方便
2025/3/19 11:20:38 272KB Mif 文件生成器 FPGA
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡