使用Vivado完成级联型结构IIR滤波器VerilogHDL设计,含testbench与仿真,仿真结果优秀;
具体说明可参考本人博客。
CSDN博客搜索:FPGADesigner
2024/12/9 11:55:07 223KB FPGA Vivado IIR Verilog
1
FPGA任意数分频器设计,FPGA任意数分频器设计,FPGA任意数分频器设计
2024/12/9 10:47:33 58KB FPGA 分频器
1
fpga实现曼彻斯特编码,包含源程序和实验报告。
2024/12/6 21:48:42 175KB fpga 曼彻斯特编码
1
最近比较火的OLED,以其更加出众的色彩效果和低功耗特色深受广大用户喜欢,买了一块128*32的OLED显示屏,网上查阅资料全部都是使用单片机驱动,找不到FPGA驱动OLED的资料,就自己动手写了一个,给大家分享下。
2024/12/6 14:11:54 12.6MB FPGA OLED
1
用FPGA当主控芯片来采集摄像头OV7670的数据,模块化设计程序,模块之间有详细讲解!
2024/12/5 22:17:34 4.28MB OV7670
1
在FPGA中用veriloghdl实现CAN控制器,具体实现见代码
2024/12/5 0:15:09 33KB can VERILOG
1
FPGA实现RapidIO接口的中文说明资料,需要的下载,有参考价值
2024/12/4 22:41:01 9.07MB RAPIDIO
1
基于FPGA的电子密码锁的设计报告verilog代码
2024/12/1 4:41:40 631KB verilog 电子密码锁 FPGA
1
与教程--FPGA基础入门【10】开发板EthernetPHY局域网配置--相应的源代码。
根目录包含:1.相关文档,nexys4ddr_rm.pdf是开发板文档;
8720a.pdf是PHY芯片LAN8720A文档2.src/包含所有源代码3.sim/包含所有仿真所需文件4.ethernet/包含Vivado工程文件
2024/11/29 9:52:46 2.29MB FPGA FPGA基础 FPGA入门 NEXYS
1
FPGA实现DDS例程FPGA实现DDS例程FPGA实现DDS例程FPGA实现DDS例程FPGA实现DDS例程FPGA实现DDS例程
2024/11/23 12:10:01 1.89MB FPGA
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡