/ 使用verilog实现基于FPGA的UART串口收发模块
使用verilog实现基于FPGA的UART串口收发模块
使用verilog实现基于FPGA的UART串口收发模块
使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立 本软件ID:11217962
使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立 本软件ID:11217962
文件下载
资源详情
[{"title":"（4个子文件3KB）使用verilog实现基于FPGA的UART串口收发模块","children":[{"title":"uart","children":[{"title":"uart_tx.v <span style='color:#111;'>2.31KB</span>","children":null,"spread":false},{"title":"baud_clk.v <span style='color:#111;'>1.58KB</span>","children":null,"spread":false},{"title":"uart.v <span style='color:#111;'>1.91KB</span>","children":null,"spread":false},{"title":"uart_rx.v <span style='color:#111;'>2.88KB</span>","children":null,"spread":false}],"spread":true}],"spread":true}]
评论信息
其他资源
- 图解西门子s71200PLC入门到理论
- 普通调幅（AM）信号的matlab编程及实现
- Axure中文使用手册
- Windows6.1-KB958559-x64
- 吉林大学计算机专业操作系统实验报告
- ios音频转码
- 结合投影与近邻操作的支持向量快速挑选方法
- student.mdf
- PSSE程序操作手册(中文版)（很强大)
- 领取宝网页授权获取用户信息Demo(C#)
- Asp.netC#生成pdf文件
- java图形界面九九乘法表
- L型组件填充（覆盖棋盘）问题
- 班级少先队活动方案.pdf
- 硬件电路设计规范PCB设计规范PCB设计经验PCBLAYOUT技术资料合集.zip
- Java服务端Android客户端通信
- php5.3.15windows64位
- 《SciPyandNumPy》中文精简版.7z
- IOS开发——图书商城APP（含项目源码及实验报告）
- flash小网站
免责申明
【好快吧下载】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【好快吧下载】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，8686821#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，8686821#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明