计算机组成原理课程作业:使用verilog完成1、完成四十余条MIPS指令;
2、使用五级流水线;
3、单发射,无cache,无分支预测,使用延迟槽;
4、含测试代码和说明文档。
2024/9/24 12:23:17 8.23MB verilog MIPS 流水线 CPU
1
使用了verilog写的五级流水线。
处理过了hazard,还有stall。
2024/5/18 8:11:28 24KB verilog CPU 五级流水线
1
Verilog实现MIPS处理器部分指令,不乏存在错误,还请指出。
2024/5/6 8:15:07 179KB MIPS
1
CPU五级流水线计算机组成原理课设。
CPU五级流水线计算机组成原理课设
2023/10/24 22:16:56 1015KB CPU
1
Logisim是一个简洁的用于教育的数字逻辑电路设计模拟软件.本版本是一个可执行的jar文件,需要java运行环境的支持;
运行时点击窗口-偏好菜单可以设置语言为cn,即中文;
压缩包中附带的图片是自己设计的基于重定向、支持中断的MIPS五级流水线,仅为了学习交流和说明Logisim真的挺好用;
软件有时候会出问题,只需要保存一下,然后重启,一般就OK了。
2023/7/18 22:21:39 5.89MB logisim
1
五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)
2023/6/6 20:06:16 9.01MB MIPS CPU 流水线
1
盘算机组成原理课程试验:一个MIPS五级流水线CPU内含部份源代码以及试验文档,verilog实现,开拓平台为ISE
2023/4/17 22:28:38 369KB CPU VERILOG PIPE LINING
1
使用verilog实现MIPS典型的五级流水线,怪异的处置结构冒险、数据冒险、抑制冒险。
2023/4/15 21:21:14 6KB MIPS 流水线 verilog
1
Logisim是一个简约的用于教育的数字逻辑电路设计模拟软件。
本版本是一个可执行的jar文件,需要java运行环境的支持;
运行时点击窗口-偏好菜单可以设置语言为cn,即中文;
附带图片是自己设计的基于重定向、支持中断的MIPS五级流水线,仅为了学习交流和说明Logisim真的挺好用;
软件有时候会出问题,只需要保存一下,然后重启,一般就OK了。
2023/3/4 7:33:21 5.79MB logisim
1
基于MIPS指令集的32位五级流水线的CPU设计与Verilog实现。
该CPU可以实现28条基本指令。
基于SMIC0.25μm工艺库,使用DesignCompile与NCVerilog对设计分别进行逻辑综合和后仿,根据面积、时序等信息对设计进行了优化。
最初,为该CPU添加了共享总线,以及UART与GPIO接口,实现了一个简单的SoC,并编写了测试代码,在Modelsim上完成了功能仿真和时序仿真。
2015/4/3 17:36:36 63KB SOC代码
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡