用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下。
2025/3/2 2:03:36
9.74MB
1
本文件为用Verilog写的FLASHS29AL032D读和擦除的驱动时序，对刚学习Verilog的同学有一定帮助，已在DE2开发板上验证。
2025/2/28 18:04:08
2KB
1
本文件为用Verilog写的FLASHS29AL032D读和擦除的驱动时序，对刚学习Verilog的同学有一定帮助，已在DE2开发板上验证。
2025/2/26 16:39:02
2KB
1
仿真已经有结果，moduleLcd12864(//针对型号为RT12864-SinputSys_Clk,inputRst,outputregLCD_RS,outputLCD_RW,outputLCD_E,outputreg[7:0]LCD_Data//outputPSB//串并控制端口,H为并行，L为串行,直接接5v//outputLCD_Rst,//液晶的复位端口，低电平有效
2025/2/25 9:53:55
40KB
1
（本人小论文代码，通过验证）本文提出一种新的FIR滤波器FPGA实现方法。
讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。
通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。
为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(FiniteImpulseResponse,FIR)。
由于FIR滤波器在实现上主要是完成乘累加MAC的功能，采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。
而采用分布式算法(DistributedArithmetic,DA)，将MAC运算转化为查找表(Look-Up-Table,LUT)输出，不仅能在硬件规模上得到改善，而且更易通过实现流水线设计来提高速度。
因此本文采用分布式算法设计一个可配置的FIR滤波器，并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。
讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。
通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。
为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(FiniteImpulseResponse,FIR)。
由于FIR滤波器在实现上主要是完成乘累加MAC的功能，采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。
而采用分布式算法(DistributedArithmetic,DA)，将MAC运算转化为查找表(Look-Up-Table,LUT)输出，不仅能在硬件规模上得到改善，而且更易通过实现流水线设计来提高速度。
因此本文采用分布式算法设计一个可配置的FIR滤波器，并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。
6KB
1
UART_232串口VERILOG代码，包括UART_baudrateUART_rxUART_tx三个逻辑模块QUARTUS18.0工程源码
2025/2/21 1:55:45
3.15MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB