上传者: milan007
|
上传时间:2025/5/8 12:18:23
|
文件大小:1KB
|
文件类型:v
使用Verilog编写的脉冲信号延时模块
/**************************************************************************************************///功能简介:使用Verilog编写的一个脉冲信号延时模块,延时时长可设定(小于输入脉冲周期),可精确到一个时钟周期//代码有详细注解,设计项目验证可用,原项目是对一个周期为2ms,高电平脉宽为5us的脉冲信号延时100us输出/**************************************************************************************************/
本软件ID:8009543