搜索【verilog】的结果-好快吧下载

基于FPGA的贪吃蛇游戏

本程序时利用verilog硬件描述语言开发FPGA。
设计使用按键作为输入控制，在VGA显示器上实现贪吃蛇游戏，包含控制VGA显示器显示图片。

2025/1/22 9:19:43 13.6MB FPGA Verilog 贪吃蛇游戏

1

VERILOG入门实验二点阵显示

VERILOG入门实验二点阵显示，FPGA初学者必学讲义

2025/1/22 4:36:30 2.89MB verilog/fpga

1

verilog微波炉定时器设计

2025/1/21 11:33:49 285KB 微波炉

1

自己编写的xilixddr3IP核用户接口verilog程序

官方给的ddr3测试程序长达万行，有木有很痛苦的感觉？来来来，这个测试接口只有300行左右，实现了顺序写入及顺序读出，可以让你在半个小时之内了解具体的实现方法，本程序在ml605及ise14.4的ddr3.92上验证过，可以正常读写，但仍然有bug,只是提供一个思路哈，我也在努力继续改进。

2025/1/17 14:12:47 7KB xilinx ise ddr3 verilog

1

VerilogARMALU设计

这是用Verilog语言写的ARM的ALU的设计，可以完成全部的16条算术指令，如加、减、反向减、带进位加等

2025/1/12 18:36:08 699KB ARM ALU Verilog

1

ADDA等一些芯片的verilog程序

fpga下实现AD/DA转换，ADDA等一些芯片的verilog程序,

1.39MB FPGA

1

verilog多功能数字钟

完整齐全目录1、绪论 12、VERILOGHDL的基础知识2.1VERILOGHDL概述 22.1.1VERILOGHDL的发展历史 22.1.2VERILOGHDL的主要功能 23、多功能数字钟的设计 83.1设计任务 83.2多功能数字钟功能概述 103.3多功能数字钟系统框图 103.4详细功能及状态描述 33.5参考模块设计 103.5．1主控制模块maincontrol 103.3.2.时间及其设置模块timepiece_main 103.3.3.时间显示动态位选模块TIME_DISP_SELSCT 123.3.4

2025/1/6 12:48:50 592KB 数字钟 verilog

1

ADS8865Verilog驱动

ADS8865的Verilog驱动，SPI总线控制，已经用Basys3开发板验证

2025/1/4 12:37:43 4KB ADC驱动 FPGA Verilog

1

基于ISE14.7中的RAM模块IP核，采用Verilog，全面了解RAM工作原理

1,实现双口RAM，完全掌握调用IP核的流程;2,深入了解RAM，模拟1450字节数据，然后写入RAM，完成测试；
3,完成RAM读写测试，数据“顺序”输出。

2025/1/2 17:14:25 7.74MB FPGA RAM Verilog

1

《Verilog数字系统设计课程》（第二版）思考题答案

《verilog数字系统设计课程》（第二版）思考题答案

2025/1/2 13:03:40 632KB Verilog

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源