DMA的verilog硬件实现,此版本为东南大学2005年版本。
目测可用。
网上有很多该版本,但是不全,此次为收集齐全的版本方便大家学习研究。
(没有找到文档说明,代码正文较详细)
2022/9/6 1:20:09 27KB DMA Verilo AHB
1
DMA的verilog硬件实现,此版本为东南大学2005年版本。
目测可用。
网上有很多该版本,但是不全,此次为收集齐全的版本方便大家学习研究。
(没有找到文档说明,代码正文较详细)
2022/9/6 1:20:09 27KB DMA Verilo AHB
1
verilog编程实现的数字钟,里面有详尽的注释,整个工程直接打包,里面有波形图仿真,程序代码.v文件,可以直接下载到FPGA上运行显示,是电子线路测试实验的验收程序,扩展功能任意闹钟(手动设置时间)12小时/24小时切换自动报整点时数(几点响/亮几下)。
基本功能以数字方式显示时、分;
秒的用LED小时;
能手动校时、校分
2022/9/5 22:18:12 6.59MB 数字钟
1
片面的实验教程,仿真,开发板的调试,代码完全正确!
2022/9/5 19:16:32 12.4MB FPGA VERILOG
1
基于FPGA的FFT算法设计与实现,FFT的快速算法,使用verilog言语实现
2022/9/5 18:15:51 974KB FPGA FFT
1
例题源程序,书中所有代码,部分讲义。
2022/9/5 8:21:26 540KB 例题源程序
1
fpga纯组合逻辑计算CRC16、一个时钟计算出结果。
言语verilog
2022/9/5 1:47:49 994B CRC16 verilog FPGA
1
本设计是运用Verilog实现出租车计费器,运用的开发平台是QuartusII开发软件,运用的开发板是DE2开发板
2022/9/5 1:17:33 1.15MB FPGA Verilog 出租车计费器
1
该程序实现了基本的数字钟的显示功能。
并且也实现了基本的清零功能。
其他的调时,报时功能只需在程序中添加简单代码即可实现。
2022/9/4 19:44:33 1.67MB 基于verilog的
1
文件夹内包含两本书:《基于FPGA的嵌入式图像处理系统设计》和《基于FPGA的数字图像处理原理及使用》。
其中,原理及使用这本书偏重工程使用,详细易懂,有verilog源码好上手。
之前找这两个资源,每个资源都用了我十来个积分,心痛。
现在把PDF和源码找好了
2022/9/4 16:42:37 180.7MB fpga
1
共 871 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡