在xilinx的spartan6系列FPGA上实现cameralink接口。
代码
2023/11/13 21:02:26 4KB xilinx spartan6 cameralink
1
这个一个关于实现将图片转成灰度再由灰度实现均值滤波算法处理的一个工程,工程完整,下载可直接使用,里面注释详细
2023/11/13 18:14:16 4.97MB FGPA VGA 均值滤波 预处理算法
1
《数字滤波器的MATLAB与FPGA实现——AlteraVerilog版》
2023/11/10 8:53:18 152.56MB MATLAB fpga
1
使用qurtusII9.1设计并下载到SmartSOPC实验系统中。
本实验利用QuartusII软件,结合所学的数字电路的知识,采用自顶向下的分析方法。
首先分析了多功能数字钟的设计要求、所需实现的功能,然后分析了实现每个功能所需要的基础模块,最后进一步分析了各种基础模块。
在具体设计时,采用的是自底向上的设计方法。
首先设计各种基础模块,然后设计各种功能模块,最后进行综合设计。
本次设计除了实现基本的时钟电路外,还实现了整点报时、闹钟、日期、星期、秒表等多种功能:1.设计一个具有校时、校分,清零,保持和整点报时等功能的数字钟。
基于QuartusⅡ软件或其他EDA软件完成电路设计。
2.对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。
3.完成顶层电路原理图的设计,编写相应功能模块的HDL设计程序。
4.对该电路系统进行功能仿真。
5.根据EDA实验开发系统上的FPGA芯片进行适配,生成配置文件或JEDEC文件。
6.将配置文件或JEDEC文件下载到EDA实验开发系统。
7.在EDA实验开发系统上调试、验证电路功能。
1
用FPGA当主控芯片来采集加速度计数据,模块化设计程序,模块之间有详细讲解!
2023/11/9 15:47:22 1.27MB ADXL345
1
用FPGA做DDS,可以支持扫频和点频模式,其中扫频模式下的扫频范围,扫频步进、扫频时间均可以调。
也支持点频模式
2023/11/9 9:14:50 9.23MB FPGA做DDS
1
数字调制解调技术的MATLAB与FPGA实现AlteraVerilog版,作者:杜勇。
2023/11/8 23:01:18 190MB MATLAB与FPGA
1
出租车计程计价器,具有车型设置、起步里程设置、起步价设置、里程显示(采用4位七段数码管)、计费显示(采用4位七段数码管),采用FPGA器件EP1C6Q240C8,开发系统采用QuartusII。
2023/11/8 19:40:02 2.5MB 出租 计价 计费 taximeter
1
本资源为CMI和HDB3的编译码在Quartus_28.0下的代码,FPGA芯片型号是(Cyclone-EP1C3T144C8)将资源下载后放到D盘根目录下解压即可,其中pn目录下为pn序列模块的产生(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
bm目录下为CMI/HDB3的编码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
ym目录下为CMI/HDB3的译码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
cmiall目录下为CMI/HDB3的整个编译码整个系统(整个系统的原理图文件,已经连接好,下载到FPGA调试通过,观察到pn序列CMI/DB3译码前后示波器观察的波形正确无误),资源还含有实验结果示波器拍摄对比图,本资源相当有参考价值,希望对大家有帮助!
2023/11/8 19:35:57 6.39MB VHDL CMI HDB3 编译码
1
基于fpga的spi和i2c接口电路转化电路altera系列的芯片的资料,看清后在下载。
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡