试验内容(ISA2新增3条指令)•用硬件描摹语言(Verilog)方案MIPSCPU,反对于如下指令集•ISA1={ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LHU/LW/SB/SH/SW/BEQ/BNE/BGEZ/BGTZ/BLEZ/BLTZ/J/JAL/JR/JALR}42条•ISA2={add,sub,addu,subu,addi,ori,lui,and,andi,or,nor,slt,sltu,sll,srl,sllv,srlv,lw,sw,beq,bne,j,jal,jr}24条•用仿真软件Modelsim对于有数据冒险以及抑制冒险的汇编法度圭表标准举行仿文件搜罗源代码以及试验报告。
2023/4/22 6:04:57 269KB 单周期CPU MIPS Verilog 42条指令
1
Crack-Modelsim-Altera10.1d可用
2023/4/19 0:02:47 508KB crack
1
这是使用ModelSim仿真SDRAM时序操作的残缺代码,其中另有PLL模块以及FIFO模块的仿真源码。
2023/4/15 20:13:01 4.18MB SDRAM Modelsim 仿真 FPGA
1
本书是付与ModelSim10.1C举行写作的,读者需要以不低于该版本的软件打收盘中文件。
2023/4/14 0:03:14 2.9MB Modelsim Verilog HDL代码 学习教程
1
用于modelsim/questasim中gcc编译UVM1.1d库,反对于64位体系,编译天生后暴发.dll文件就可。
2023/4/7 21:55:07 35.1MB gcc modelsim mingw64 UVM
1
夏宇闻教师的Verilog书,CPU一章的RISC_CPU。
平台:modelsim6.4。
实测可使用,无Error。
2023/3/30 17:27:42 10KB RISC_CPU modelsim
1
Quartus以及Modelsim中仿真ROM所需文件以及例子
2023/3/27 7:14:14 5.44MB verilog
1
modelsim10.6d-se的资源链接,若链接生效,请联系我(CSDN站内私信),我也是从网友得到的,现分享给大家。
亲测编译viviado2017.4库无错误,另外我还有QuestaSim10.6c,也是从网友得到,但我没有放进这里来
2023/3/17 0:11:35 185B modelsim10.6 vivado2017.4
1
modelsim全套中文手册.rarmodelsim全套中文手册.rar
2023/3/15 19:50:12 1.09MB modelsim全套中文手册.rar
1
内容有VHDL语法总结及相应的实例应用,每个程序我都亲身试过,特别适合初学VHDL的同学们。
常用的程序有设计一个M序列发生器,M序列为“11110101”、设计一个彩灯控制器,彩灯共有16个,每次顺序点亮相邻的四个彩灯,如此循环执行,循环的方向可以控制。
设计一个跑马灯控制器。
一共有8个彩灯,编号为LED0~LED7,点亮方式为:先从左往右顺序点亮,然后从右往左,如此循环往复等等。
这些都是我在考试前熬夜总结的,很有用。
如果配合开发板用的话,那就更好了
2023/3/14 15:05:11 91KB VHDL quartus modelsim
1
共 99 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡