四路抢答器设计,包含VHDL代码,以quartusII为设计平台。
2023/9/6 12:09:43 5.9MB 哈工大
1
在FPGA平台上,使用verilog语言编写,在quartusii中编译通过,主要功能是接收串口数据,利用内部的fifo保存数据,然后传输给上位机
2023/9/1 14:30:45 122KB fpga 串口程序
1
横向LMS算法是实现自适应数字波束形成的基本方法之一。
提出了一种用Matab/Simulink中DSPBuilder模块库设计算法模型,然后应用FPGA设计软件Modelsim、QuartusII分析自适应滤波器时钟速度和消耗逻辑单元数的设计方法。
实验表明:该方法易于实现、简单可靠。
2023/8/3 21:21:23 955KB FPGA 波束形成 横向LMS算法
1
SHA-256的一种verilogHDL实现,包括testbench,quartusII可综合。
SHA是一种数据加密算法,该算法经过加密专家多年来的发展和改进已日益完善,现在已成为公认的最安全的散列算法之一,并被广泛使用。
该算法的思想是接收一段明文,然后以一种不可逆的方式将它转换成一段(通常更小)密文,也可以简单的理解为取一串输入码(称为预映射或信息),并把它们转化为长度较短、位数固定的输出序列即散列值(也称为信息摘要或信息认证代码)的过程。
2023/7/21 14:46:12 5KB SHA-256 verilogHDL
1
使用QUARTUSII做FPGA开发全流程,傻瓜式详细教程
2023/7/20 17:41:06 2.27MB QUARTUS II
1
文档是QuartusII官方使用手册v15,供使用altera的fpga开发人员参考。
2023/7/20 5:19:41 20.32MB quartus II
1
联华众科CPLD开发板CA127核心器件为AlteraMAXII系列的EPM1270,CA127具有丰富的板载资源,由于板载有51单片机,CA127还可以作为51单片机的学习开发板。
CA127实现了3.3V系统与5V系统对接功能,具体是通过74LVXC3245(或简称3245)实现的。
CA127随板资料中包括丰富的开发实例和制作开发实例的详细步骤说明,以及QuartusII环境下的设计输入,综合,仿真等内容。
2023/7/13 8:47:32 11.55MB CA127 用户手册 CPLD 联华众科
1
本文的主体部分首先详细描述了处理器各个独立功能模块的设计,为后续的整体设计实现提供逻辑功能支持。
随后按照单周期、多周期、流水线的顺序,循序渐进的围绕着指令执行过程中需经历的五个阶段,详细描述了3个版本的处理器中各阶段的逻辑设计。
在完成了各个版本的CPU的整体逻辑设计后,通过QuartusII时序仿真软件在所设计的CPU上运行了测试程序,测试输出波形表明了处理器逻辑设计的正确性。
附录包含了三个版本处理器实现的源码。
2023/7/8 21:19:30 10.53MB VHDL MIPS CPU
1
VERILOG设计FPGA接收串口UART发来的指令设定温度报警值,实时采集DS18B20温度传感器并显示输出,完整的QUARTUS工程文件,FPGA芯片为CYCLONE4E系列中的EP4CE15,可以做为你的设计参考。
1
该代码是基于FPGA的数字示波器的代码,编程语言是verilog,开发环境是QuartusII
2023/6/10 7:12:35 22.55MB FPGA 数字示波器 Verilog
1
共 84 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡