#首先要安装好QuartusPrimeStandard和/或Pro17.1软件：#第一步：把Quartus_17.1破解器.exe复制到C:\intelFPGA\17.1\quartus\bin64和/或C:\intelFPGA_Pro\17.1\quartus\bin64下运行(你的安装目录也许和这个不一样)，也就是说把它和quartus.exe放在同一个文件夹里面。
双击运行！此破解器会自动识别Quartus17.1是Standard版还是Pro版，然后自动破解。
#第二步：把license.dat里的XXXXXXXXXXXX用你的网卡号替换(在QuartusPrime17.1的Tools菜单下选择LicenseSetup，下面就有NICID，选择第一个或者第二个都行)。
#第三步：在QuartusPrime17.1的Tools菜单下选择LicenseSetup，然后选择Licensefile，最后点击OK。
#注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。
#对于绝大部分用户来说，不需要破解ModelSim，大家可以用免费的ModelSim-AlteraStarterEdition，也就是入门版，可以仿真一万行可执行代码（这一万行是指不包括注释，纯的代码）。
只有非常大的设计才需要用ModelSim-AlteraEdition或者ModelSim-SE版，这2种版本才需要破解，破解器自己搜索，本人不提供。

数字混频的Veriloag代码，Quartus工程，含testbench仿真。
程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。

破解成功，亲测可用。
谢谢。

PID算法的FPGA实现的quartus工程

数字逻辑课程设计——数字锁，用VHDL语言描述，在Quartus软件中运行成功，有详细的代码及仿真图

基于FPGA的奇偶校验码，低密度奇偶校验码 (LDPC)是一种特殊的具有稀疏的奇偶校验矩阵的线性纠错码。
本课题从理论和硬件实现两方面对LDPC码进行讨论研究,最后完成LDPC码的编码设计。
它的直接编码运算量较大,通常具有码长的二次方复杂度.为此,利用有效的校验矩阵 ,来降低编码的复杂度 ,同时研究利用大规模集成电路实现LDPC码的编码，在QuartusⅡ开发平台上，应用VHDL语言实现了有效的编码过程,为LDPC码的硬件实现和实际应用提供依据。

上升一层2s的电梯，可以修改下面计数器的个数改变时间，再通过waveform看波形不是VHDL等编程语言写的（用元件拼的）

清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。

(1)．通过实验初步了解EDA的基本概念；
(2)熟悉利用QuartusⅡ的原理图输入方法设计组合电路；
(3)初步了解层次设计法，握层次化设计的方法，并通过一个1位全加器的设计把握利用EDA软件原理图输入方式的电子线路设计的详细流程。

从Quartus17.1版开始的重大更新内容：1.增加了Stratix10系列的器件库（Intel真14nm工艺生产，内核速度直接上1GHz，号称全世界最快的FPGA）2.集成了HLS编译器（免费），用于C/C++开发FPGA，主要用于信号处理和/或科学计算类设计应用，和一样用C/C++开发FPGA的OpenCL（免费）有一些区别。
3.把一些Quartus内部集成的功能名字改了，让用户特别是初学者更容易理解这些功能的用处：旧的名字新的名字BlueprintInterfacePlannerQsysPlatformDesignerEyeQEyeViewerJNEyeAdvancedLinkAnalyzerLogicLockLogicLockRegionTimeQuestTimingAnalyzer破解器增加了抗single-eventupset(SEU，可以翻译成单粒子翻转)的license内容，这个对某国禁运的功能支持2009年以后的大部分新器件，对于航空、航天、兵器、核工业、电力、高铁、医疗仪器等等要求高可靠性的产品非常有价值。
当然，这个license一样可以用在老版本的Quartus上，但是必需是用破解器破解过的Quartus，正版license是没有这个功能的，原因你懂得！SEU使用方法请参考器件的英文版数据手册，或者找骏龙科技要各个新系列FPGA的中文版的手册。
和这个SEU功能类似的还有加密功能的license，可以按照美国国防部标准的256位AES加密算法加密大部分新FPGA，至今还无人能解密，需要者自己联系骏龙科技。
本人暂时不加入，因为这些太敏感的禁运东西加入太多了怕出问题。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。