基于verilog的BPSK,正弦波为载波,调制信号为PN序列,附硬件调频
2023/9/23 0:38:40 23.7MB FPGA
1
两种跑马灯源代码,第一种比较符合思维方法;
第二种比较精简。
都是初学者写的,所以比较适合初学者看。
2023/9/11 9:03:36 24KB 跑马灯 eda 源码
1
这是基于verilog做的ARINC429通信设计的软件部分,可以实现实时收发,最多可以传送32位数据。
2023/9/8 17:09:57 8.25MB Verilog VHDL ARINC429 FPGA
1
基于verilog的iir滤波器设计,MATLAB与verilog程序对应。
2023/9/8 9:17:39 99KB iir滤波器,FPGA,Verilog
1
基于Verilog语言的电子秒表设计,使用的FPGA板为CycloneIVE:EP4CE6E22C8
2023/8/2 22:06:52 3.21MB Verilog 电子秒表
1
基于verilog语言的出租车计费器程序设计
2023/7/22 17:13:15 594KB 计价器
1
基于Verilog代码和调用IP核的ROM模块存储波形,实现基于FPGA的正弦波信号输出以及波形的仿真
2023/6/29 22:12:47 2.54MB 正弦波
1
基于FPGA设计的verilog语言pwm,占空比可调的PWM,
2023/6/12 13:44:09 4KB PWM FPGA
1
基于Verilog语言(Basys2板)实现的蓝牙通信红外寻迹与避障的智能控制小车
2023/5/15 19:55:41 1.99MB 蓝牙寻迹避障
1
基于verilog的CMI编码实现,首要使用于一些光纤传输中,付与NRZ双极性不归零码实现。
2023/5/3 22:36:14 142KB verilog CMI
1
共 59 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡