菜鸟5小时速成FPGA_PCIE设计高手教程
2023/10/4 18:41:15 556KB PCIE FPGA 开发
1
可以实现两个四位数相加的电路
2023/10/3 8:32:45 133KB fpga verilog quartus
1
《深亚微米FPGA结构与CAD设计》译自加拿大VaughnBetz所著的《ArchitectureandCADforDeepsubmicronFPGAs》,《深亚微米FPGA结构与CAD设计》是FPGA硬件结构设计和软件算法开发的经典之作。
《深亚微米FPGA结构与CAD设计》详细论述了在高性能FPGA结构设计和CAD软件开发中的要点,着重探讨了对深亚微米FPGA至关重要的技术和学术问题。
《深亚微米FPGA结构与CAD设计》不讨论如何使用商用的FPGA器件,而是侧重于自主研究设计FPGA芯片结构和软件算法。
通过分析和比较不同的可编程硬件结构、优化算法,得出提高FPGA芯片结构效率和算法性能的基本方法。
2023/10/3 6:40:50 141.38MB fpga
1
没有密码,高清扫描!FPGA开发很好的入门教程;
本书由至芯科技在各大高校的授课内容整理而来,是为初学者量身定制的FPGA入门教材,从基础的软件安装、工具使用、语法解释、设计方法、常用IP,到最后的设计技巧及大量的进阶实验,内容环环相扣,为读者建立了一个比较清晰的学习脉络。
设计思路及方法为本书重点强调的内容,它作为一条主线贯穿始终,希望读者学习时注意体会。
只有掌握了正确的学习和设计方法,读者才可能在数字逻辑设计的领域越走越远。
2023/10/2 20:42:36 84.69MB FPGA
1
给大家分享一个我写的用FPGA实现的实时连通区识别源代码。
具体介绍请看下文。
源代码附件里有,或者给我发邮件索取此算法的特点是:1)仅用一片低端FPGA即可实现,无需外接任何存储器。
用Xilinx的LX25就能装下,大概只用了十几个块RAM,其余的逻辑也不多。
2)实时性高,延时固定且很小。
由于该方法进行的是并行流水线处理,即对图像扫描一遍就可完成对所有连通区域的识别,因此识别每个连通区域的延时都是固定的,并不会因为图像中连通区域多,延时就增加。
该延时也很小,约扫描十几行图像的时间。
其实该算法用嵌入式cpu或dsp也可以实现,也可以做到消耗内存少,延时小。
3)能同时给出连通区域的各种统计信息。
该方法在识别出连通区域的同时还能给出该连通区域的面积、周长、外切矩形中心点坐标等统计信息。
还可以统计出该连通区内某特定颜色的点有多少个之类的信息。
4)可靠性高。
对一些特殊形状的连通区,例如U型W型等,都能识别并给出正确的统计信息。
2023/10/2 11:07:01 559KB 连通区识别
1
FPGA实现PID模糊控制,实现了算法仿真,逻辑实现。
2023/10/2 9:29:23 1.11MB FPGA PID
1
Spartan-6FPGADataSheet学fpga必不可少的东西
2023/10/1 15:19:41 2.5MB Spartan-6 FPGA 数据手册
1
quartus18.0lic,破解用于windows64位,支持最新的FPGA
2023/10/1 5:49:12 108KB QUARTUS 18.0 LIC
1
常见的乘法器Verilog源代码及仿真结果
2023/9/30 19:24:09 265KB 乘法器 Verilog 源代码 仿真
1
用VHDL编写的正弦波DDS线调频信号发生器(FPGA)。
其中,rom为1/4周期波形,波形起始、终止频率在K_con.vhd模块中的f1、f2常数。
步进不仅频率控制字在判断clk上升沿下一行所加的数值。
本程序通过QuartusII9.0调试通过
2023/9/30 2:16:24 319KB DDS FPGA VHDL 线性调频
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡