16位单周期处理器的verilog实现。
包括存储模块和仿真模块,结构很清晰,大学计算机组成原理课程必备。
2023/7/4 17:14:30 9KB 单周期cpu
1
使用logisim布线完成的MIPS单周期CPU,可支持28条指令。
跑马灯的代码已经装入了寄存器,可以直接开启时钟运行。
2023/6/14 13:37:25 1005KB MIPS CPU 组成原理
1
使用Verilog实现16位单周期CPU,并且进行PCPU的软件仿真之前上传的那个是32位的,传错了不好意思
2023/5/31 13:02:53 8KB MIPS 16位
1
Verilog实现31条指令的单周期CPU,在Nexy4板上可直接下板
2023/4/29 12:12:53 20KB CPU Verilog MIPS 计算机组成
1
试验内容(ISA2新增3条指令)•用硬件描摹语言(Verilog)方案MIPSCPU,反对于如下指令集•ISA1={ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LHU/LW/SB/SH/SW/BEQ/BNE/BGEZ/BGTZ/BLEZ/BLTZ/J/JAL/JR/JALR}42条•ISA2={add,sub,addu,subu,addi,ori,lui,and,andi,or,nor,slt,sltu,sll,srl,sllv,srlv,lw,sw,beq,bne,j,jal,jr}24条•用仿真软件Modelsim对于有数据冒险以及抑制冒险的汇编法度圭表标准举行仿文件搜罗源代码以及试验报告。
2023/4/22 6:04:57 269KB 单周期CPU MIPS Verilog 42条指令
1
基于verilog的cpu试验,单周期,能够实现7条底子mips指令
2023/4/8 14:36:10 7.99MB VGA verilog
1
54条指令的单周期CPU的Vivado工程文件,可直接在Nexy4板下板,以实现25Mhz
2023/4/7 17:31:31 72.5MB Vivado Verilog CPU 单周期
1
内含CPU齐全Verilog源码、论文详尽剖析,作业下场为优异齐全代码以及论文皆为原创,严禁二次转载!
1
单周期MIPS指令集代码,使用VHDL编写,可与quarts软件中运转
2023/2/18 15:16:04 1.13MB 西安交通大学 计算机组成
1
北航计组尝试p4代码--Verilog单周期处理器支持40种指令
2023/2/8 15:49:54 4KB 计算机组成
1
共 41 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡